摘要：本文介紹采用直接檢測(cè)LDMOS 漏端電壓來(lái)判斷其是否過(guò)流的設(shè)計(jì)方案，給出了電路結(jié)構(gòu)。通過(guò)電路分析，并利用BCD 高壓工藝，在cadence 環(huán)境下進(jìn)行電路仿真驗(yàn)證。結(jié)果證明：該方法能夠快速、實(shí)時(shí)地實(shí)現(xiàn)過(guò)流保護(hù)功能，相比其它方法，在功耗、效率、工藝兼容性、成本等方面均有很大提高，可以直接應(yīng)用于電源控制芯片中的安全保護(hù)設(shè)計(jì)。

　　1 引言

　　由于電源適配器芯片中內(nèi)嵌集成或需要外部連接功率LDMOS 管，應(yīng)用中的LDMOS 管又需要直接和高壓相聯(lián)接并通過(guò)大電流(目前的LDMOS 管已經(jīng)能耐受數(shù)百乃至近千伏的高壓)。因此，如何保障芯片和LDMOS 管的安全工作是芯片設(shè)計(jì)的重點(diǎn)之一。

　　利用片上二極管正向壓降的負(fù)溫度特性來(lái)監(jiān)測(cè)芯片的熱狀態(tài)，進(jìn)而控制功率LDMOS 管的開(kāi)關(guān)是一種可行的安全設(shè)計(jì)方法。但是由于硅片存在熱惰性，故不能做到即時(shí)控制。該方法更適宜作安全設(shè)計(jì)的第二道防線。

　　從芯片設(shè)計(jì)看，要確保適配器芯片使用的安全性，比較好的方法應(yīng)該是直接監(jiān)測(cè)流經(jīng)LDMOS 管的大電流或LDMOS 管的漏極電壓，以實(shí)時(shí)監(jiān)控芯片的工作狀態(tài)。一般采取兩種方案：(一)在功率MOS 管源端對(duì)地串聯(lián)一個(gè)小電阻用于檢測(cè)源極電流，如圖1(a)所示;(二)是通過(guò)檢測(cè)電路監(jiān)控LDMOS 的漏端電壓，如圖1(b)所示。前一種方案至少有以下缺點(diǎn)：(1)由于工藝存在離散性，電阻值很難做到精確(誤差在20%左右);(2)源極串入電阻后，使原本導(dǎo)通電阻很大的LDMOS 管的管壓降進(jìn)一步增大，功率處理能力變?nèi)?(3)電阻上流過(guò)大電流，消耗了不必要的能量，降低了開(kāi)關(guān)電源的轉(zhuǎn)換效率。

　　圖1(a)串聯(lián)電阻檢測(cè)電流圖1(b)直接檢測(cè)漏端電壓

　　而采用后一種方案，因?yàn)槔昧思呻娐返奶攸c(diǎn)(電壓采樣電路的電阻比精度很容易做到1%)，電路處理并不太復(fù)雜。重要的是LDMOS 管沒(méi)有源極串聯(lián)電阻，可減少能量損耗，不影響LDMOS 管的功率處理能力，提高了電源轉(zhuǎn)換效率。

　　直接檢測(cè)漏端電壓判斷LDMOS 是否過(guò)流的設(shè)計(jì)思想是在LDMOS 管導(dǎo)通時(shí)，通過(guò)采樣電路檢測(cè)LDMOS 漏端電壓，經(jīng)比較，過(guò)流比較器輸出一個(gè)低電平過(guò)流信號(hào)以關(guān)閉LDMOS 管;而在LDMOS 管截止期間，采樣電路不工作，同時(shí)為了提高可靠性將比較器窗口電平適度拉高。

　　圖2 是實(shí)現(xiàn)上述功能的電路框架圖，由過(guò)流比較模塊、控制邏輯等組成。

　　圖2 過(guò)流保護(hù)電路框架

　　2 電路設(shè)計(jì)

　　2.1 過(guò)流比較模塊

　　過(guò)流比較模塊主要由前沿消隱Leadedge、采樣電路Sample、比較電壓產(chǎn)生器ToCompare 和過(guò)流比較器Comparator 等組成，如圖3 所示。

　　前沿消隱電路由于存在片上寄生或外接電容和電感的影響，在LDMOS 管開(kāi)啟的瞬間，會(huì)在LDMOS 管漏極輸出端出現(xiàn)尖峰電壓，可能造成過(guò)流誤判。必須增設(shè)前沿消隱電路，即對(duì)LDMOS 管柵控電壓產(chǎn)生一個(gè)時(shí)間延遲，使在LDMOS 管開(kāi)啟的瞬間將過(guò)流比較器閉鎖，等到尖峰通過(guò)后，再對(duì)LDMOS 管漏極信號(hào)進(jìn)行采樣測(cè)量和過(guò)流判斷，從而消除漏電壓尖峰的影響。如圖3 所示，我們?cè)谄渲屑尤胍粋€(gè)偏置在固定電壓V(BIASN)的NMOS 管，它相當(dāng)于一個(gè)固定電流源，以限制電容放電的時(shí)間。

　　圖3 過(guò)流比較模塊電路圖

　　合理設(shè)計(jì)相關(guān)的器件參數(shù)可以控制延遲時(shí)間的大小。

　　采樣電路用開(kāi)關(guān)控制電路實(shí)現(xiàn)對(duì)LDMOS 漏端的周期性電壓采樣，其中分壓電路可采用大阻值有比電路結(jié)構(gòu)。根據(jù)集成電路的特點(diǎn)，電阻比值的誤差很容易被控制在1%范圍之內(nèi)。

　　當(dāng)LDMOS 的柵電壓V (GATE) 為高，即LDMOS 管導(dǎo)通時(shí)，使圖3 中的采樣開(kāi)關(guān)管M10(具有較高耐壓和較低導(dǎo)通電阻特性)也導(dǎo)通，同時(shí)開(kāi)始采集LDMOS 管的飽和漏極電壓;而當(dāng)LDMOS 管的柵電壓V(GATE)為低，即LDMOS 管關(guān)閉時(shí)(非過(guò)流現(xiàn)象)，采樣電路則不工作。