2.2 電源電路設(shè)計

　　AT91RM9200有5種類型的電源引腳：VDDCORE引腳用于向內(nèi)核供電，一般為1.8 V；VDDPLL、VDDOSC分別給PLL或者振蕩器供電，一般為1.8 V；VDDIOP、VDDIOM分別用于給外設(shè)I/O口線、USB收發(fā)器以及外部總線接口I/O口線供電，一般為3.3 V。此外，系統(tǒng)的鍵盤、顯示電路的供電電壓需要＋5 V電源。因此，本控制系統(tǒng)需要使用3組電源。通過對整個控制系統(tǒng)的控制要求和性能進行分析，確定本系統(tǒng)的負載電流大約為3 A。因此，系統(tǒng)電源的穩(wěn)壓芯片選用了ON公司的LM2576系列穩(wěn)壓器，把外部直流電源穩(wěn)壓成系統(tǒng)需要的+3.3 V和+5 V電源。由于系統(tǒng)內(nèi)核電源供電要求1.8 V，因此系統(tǒng)應(yīng)采用二級電源轉(zhuǎn)換電路。本文選用TI公司的微功耗、極低壓差PMOS穩(wěn)壓器（LDO芯片）TPS72518作為內(nèi)核電源轉(zhuǎn)換芯片，把+3.3 V穩(wěn)壓成+1.8 V，為處理器內(nèi)核提供工作電源。系統(tǒng)電源電路如圖2所示。圖2中給出了嵌入式系統(tǒng)電源去耦等PCB設(shè)計方法。C3、C6是穩(wěn)壓芯片的電解旁路電容，在電路中接入它們能使電路穩(wěn)定地工作；C2、C5、C8為輸出穩(wěn)定電容，對于減小輸出紋波、輸出噪聲以及負載電流變化的影響有較好的效果，根據(jù)穩(wěn)壓器自身的工作要求，電容分別選用10 μF、100 μF的電解電容。

圖2 系統(tǒng)電源電路圖

基于32位微處理器的嵌入式系統(tǒng)性能在很大程度上取決于時鐘電路的穩(wěn)定性和可靠性，而時鐘電路的穩(wěn)定性主要取決于系統(tǒng)鎖相環(huán)（PLL）的穩(wěn)定性。因此，在PLL模擬部分供電電源應(yīng)采用濾波電路，以保證供電的穩(wěn)定性。微處理器內(nèi)部時鐘、電源和復(fù)位控制等關(guān)鍵部件的參數(shù)對系統(tǒng)各種運行方式起著重要甚至是決定性的作用。因此，為了保證在各種運行方式下所設(shè)置的參數(shù)不變，通常在嵌入式系統(tǒng)設(shè)計中提供后備電池的供電電路。如圖2所示，采用TI公司的電池充電器BQ24200作為系統(tǒng)電源的后備電池，系統(tǒng)正常工作時外部電源對它進行充電，外部電源被切斷后由它提供系統(tǒng)電源，以便系統(tǒng)保存重要參數(shù)。