摘要：文章簡要介紹了MIL-STD-1553總線的接口芯片BU-61580的功能及其特點，重點從硬件方面分析了RT模式下的幾種不同的接口方式，具體分析了BU-61580與PPC系列代表處。理器PPC755如何進行硬件設(shè)計，如何能比較好的縮短共享內(nèi)存的仲裁時間問題。
關(guān)鍵詞：共享內(nèi)存；仲裁；存儲器接口

BU-61580是美國DDC公司生產(chǎn)的MIL-STD-1553B總線控制芯片，其集1553B總線協(xié)議的BC／RT／MT模式與一身，具有雙收發(fā)器模塊、協(xié)議處理器部件、存儲器管理部件以及與不同微處理器的邏輯接口，內(nèi)部還集成了一個4k字節(jié)的共享RAM。在進行總線通訊時，主機只需要初始化其內(nèi)部共享RAM中的相關(guān)數(shù)據(jù)結(jié)構(gòu)和需要發(fā)送的數(shù)據(jù)信息，對其內(nèi)部的寄存器進行適當(dāng)?shù)木幊?，就可以自動地完?553B總線的消息傳輸任務(wù)。對1553B總線的全協(xié)議支持以及靈活的使用方式，使得BU-61580在航空工程領(lǐng)域占領(lǐng)了很大的市場份額。PPC處理器是Motorola和IBM共同研發(fā)的RISC結(jié)構(gòu)體系，具有高性能和低功耗的特點，主要應(yīng)用在嵌入式系統(tǒng)中。PPC處理器分為MPC6XX、MPC7XX、MPC7XXX幾個系列。
文章以PPC處理器PPC755為例，介紹與BU-61580協(xié)議芯片在RT方式下的硬件設(shè)計。

1 BU-61580協(xié)議芯片簡介
1．1 BU-61580功能與特點
BU-61580協(xié)議芯片除了具有遠程終端(RT)功能外，還可以用作總線控制器(BC)、總線監(jiān)控器(MT)，其內(nèi)部功能極強，接口靈活、便于控制，有各種封裝形式和供電電壓供用戶選擇，是1553A／B等總線標準應(yīng)用中較常用的接口芯片。其主要特點有：
a)支持多種總線通訊協(xié)議；
b)靈活的處理器／存儲器接口；
c)先進的BC特性：重試、可編程時間間隔、幀自動重復(fù)；
d)先進的RT特性：非法化指令和忙位可編程，RT可工作在單一消息模式、可選擇雙緩沖器模式或環(huán)形緩沖器模式；
e)先進的MT特性：字監(jiān)控選擇，可選擇為同時具有RT和MT功能；
f)單電源供電，體積小，功耗低
1．2 BU-61580與處理器的接口方式選擇
BU-61580與處理器或外部存貯器接口非常靈活，可與8位、16位多種處理器接口，需要很少的控制邏輯電路。BU-61580與處理器共有3種接口結(jié)構(gòu)形式：8／16位緩沖方式、16位透明方式、16位直接存貯器存取方式。
8／16位緩沖方式下BU-61580和處理器共享內(nèi)部4K byte內(nèi)存，BU-61580內(nèi)部提供地址線和數(shù)據(jù)線的物理隔離措施，處理器訪問內(nèi)部4K byte內(nèi)存時不需要外部增加隔離措施。8位緩沖方式主要應(yīng)用范圍是針對8位處理器，如8051、80186等微處理器。緩沖方式硬件電路簡單，要充分利用BU-61580的READY(等待信號)，但在其和處理器共享內(nèi)存訪問時的沖突仲裁的時間大約需3．7us，很大程度上限制了處理器的速度。
16位透明方式下BU-61580和處理器也可以共享內(nèi)存，不同的是該方式下內(nèi)存大小可外擴到64K byte，處理器訪問64K byte內(nèi)存時需要在外部增加隔離措施。硬件電路較16緩沖方式復(fù)雜，但傳輸?shù)臄?shù)據(jù)量較大，但仍然存在和處理器共享內(nèi)存訪問時的沖突仲裁的時間大約需3．7 us，很大程度上限制了處理器的速度。16位透明帶雙口 RAM方式，處理器和BU-61580通過雙口RAM的兩側(cè)的A口和B口進行內(nèi)存共享，處理器可全速訪問雙口RAM，訪問的速度受雙口RAM的限制。這種方式要求要求處理器訪問雙口的時間必須小于100ns，這樣減少了BU-61580訪問內(nèi)存的沖突仲裁的時間，BU-61580在沖突下仲裁時間大約250ns。16位直接存貯器存取方式下由處理器而不是BU-61580仲裁使用地址和數(shù)據(jù)線。當(dāng)BU-61580終端需要訪問RAM的時候，它需要通過將／DTREQ(Data Transfer Request)信號變低向CPU請求數(shù)據(jù)和地址總線。當(dāng)CPU完成當(dāng)前指令周期，它通過將／DTGRT (Data Transfer Grant)信號變低來放棄使用中的總線。當(dāng)ACE采樣到／DTGRT變低，它將／DTACK(Data Transfer Acknowledge)信號變低表明ACE已經(jīng)開始控制總線了。16位直接存貯器存取方式主要弊端是1553終端向RAM傳輸字或者一組字都必須占用處理器的帶寬，處理器使用率低，其優(yōu)點是可快速傳輸大量數(shù)據(jù)(外部RAM需要大于64K byte)。

2 PPC755處理器方案設(shè)計
第三代高性能PowerPC處理器PPC755具有并行執(zhí)行數(shù)條指令、簡單指令的快速執(zhí)行、流水線操作等優(yōu)點，內(nèi)部最高頻率為300MHz，最快單周期可同時執(zhí)行6條指令，峰值速度約500MIPS／300MHz。圖1為PPC755設(shè)計方案，Tundra半導(dǎo)體公司Tsi107主橋片提供與PowerPC處理器、PCI外圍設(shè)備及本地內(nèi)存之間的系統(tǒng)互連接口。外設(shè)接口可配置在CS2／CS3空間，也可以在PCI空間。外設(shè)配置在CS2／CS3空間，其訪問速度必須以所有外設(shè)中最慢外設(shè)的參數(shù)設(shè)置，快速的外設(shè)可以加等待時間滿足CS2／CS3的存儲器參數(shù)設(shè)置；外設(shè)配置在PCI空間，可以有效的將快速外設(shè)和慢速外設(shè)通過應(yīng)答信號在PCI空間訪問，對于非PCI接口外設(shè)，需要將PCI總線接口進行轉(zhuǎn)換。

3 BU-61580與PPC755處理器典型接口＼設(shè)計
根據(jù)PPC處理器設(shè)計方案可知，外設(shè)配置在CS2／CS3空間使用簡單方便，但足不夠靈活，并且訪問外設(shè)的受到最慢外設(shè)的限制。這種設(shè)計方案不需要BU-61580的應(yīng)答READY信號，采用BU-61580的8位／16緩沖方式下的零等待方式比較合適。