電能計(jì)量芯片Sigma-Delta ADC降采樣濾波器設(shè)計(jì)(一)
0 引 言
本文引用地址:http://www.biyoush.com/article/174623.htm智能電表(smart meter)作為智能電網(wǎng)的終端計(jì)量儀器,不僅需要能夠精確計(jì)量用戶的用電信息,而且還需各種通信功能,如RS485.紅外.電力線載波等,以實(shí)現(xiàn)自動(dòng)化遠(yuǎn)程管理.因此,智能電表在整個(gè)智能電網(wǎng)的建設(shè)中起著關(guān)鍵性作用.而對于智能電表的核心---電能計(jì)量專用芯片(Electrical Measurement Unit,EMU)也提出了更高的要求.目前計(jì)量芯片的模數(shù)轉(zhuǎn)換電路基本上都采用Sigma-Delta 型,而降采樣濾波器是Sigma-Delta ADC 的核心組成部分,因此,對降采樣濾波器的研究具有十分重要的意義.
在Sigma-Delta ADC 中,功耗主要集中在降采樣濾波器 .而濾波器的功耗主要由乘法器決定,因此如何減少濾波器中乘法器的個(gè)數(shù)成為降采樣設(shè)計(jì)的研究重點(diǎn).HOGENAUE 提出了級(jí)聯(lián)積分梳狀濾波器(Cascaded Integrator Com,CIC),由于CIC濾波器無須乘法運(yùn)算,因此與傳統(tǒng)通過FIR 濾波器直接降采樣相比,極大地降低了面積與功耗.然而當(dāng)降采樣率較大時(shí),單級(jí)CIC 濾波器卻無法滿足要求,且功耗也相對較大.多級(jí)采樣交換理論及多相原理從而降低乘法運(yùn)算次數(shù),該方法的難點(diǎn)在于多相因子的不確定性,且不同的多相因子得到的濾波器結(jié)構(gòu)不一樣,功耗也不一樣.串行算法實(shí)現(xiàn)CIC 從而降低功耗,但串行方法不適合計(jì)量芯片中并行的數(shù)據(jù)處理.文中提出了一種級(jí)聯(lián)抽取的方法,不僅結(jié)構(gòu)簡單,也易于實(shí)現(xiàn),完全滿足電能計(jì)量的需求.前級(jí)為CIC 濾波器,后級(jí)為HBF 濾波器,實(shí)現(xiàn)128 倍的抽取.由于HBF 只適用于2 倍抽取,因此前級(jí)CIC 降采樣率為64 倍.對HBF 的非零系數(shù)采用有符號(hào)CSD 編碼,進(jìn)一步減少了電路功耗.
1 CIC 濾波器原理及設(shè)計(jì)
CIC 濾波器的基本結(jié)構(gòu)如圖1 所示,由積分級(jí)和梳狀級(jí)級(jí)聯(lián)組成.
積分級(jí)采樣頻率為FS ,它的傳遞函數(shù):
降采樣的倍數(shù)為R,相對于積分級(jí),梳狀級(jí)的采樣頻率為FS / R,它的傳遞函數(shù):
其中M 為延遲因子,控制梳狀級(jí)的頻率響應(yīng),在設(shè)計(jì)中,M 的取值一般為1 或2.
假設(shè)CIC 濾波器有N 階,那么總的傳遞函數(shù)為 :
幅值響應(yīng)為:
CIC 濾波器的優(yōu)點(diǎn)是結(jié)構(gòu)非常有規(guī)律,由若干級(jí)積分級(jí)與梳狀級(jí)級(jí)聯(lián)組成,且內(nèi)部無須乘法運(yùn)算,因此,在變速率系統(tǒng)中得到了廣泛的應(yīng)用.但隨著降采樣率的增加,內(nèi)部寄存器的寬度以及功耗將會(huì)成倍的增加.電能計(jì)量芯片Sigma – Delta 的采樣頻率為1792kHz,后續(xù)數(shù)字信號(hào)處理的頻率為14kHz,因此,在本設(shè)計(jì)中,為了實(shí)現(xiàn)128 倍的降采樣,采用了分級(jí)抽取的方法.降采樣濾波器的總體框架如圖2 所示 .
評論