當電源正常時，5 V電源VCC通過快速整流二極管D1給RAM(U2：UT6264)供電，并通過R1給法拉電容(C1：FMOH104Z)充電。掉電時，D1截止，法拉電容C1作為備份電源，通過R1為U2供電，保證RAM中數(shù)據(jù)不消失。
在掉電過程中或電源出現(xiàn)波動時，為了增強RAM數(shù)據(jù)的安全性，采用了專用電源監(jiān)控芯片(U3：IMP706)，提供系統(tǒng)的監(jiān)控功能。上電、掉電和電網(wǎng)電壓過低時會輸出復位信號，同時還能跟蹤1．6 s的定時信號，為軟件運行提供看門狗定時器(watchdog timer)防護。當電源電壓掉至約4．74 V時，U3向CPU(U1：AT89S52)輸出掉電信號(PW_DN)，CPU進行掉電應急處理和保護現(xiàn)場，不向RAM芯片進行任何讀寫操作。當電源電壓進一步掉至4．4 V時，U3產(chǎn)生復位信號，CPU被復位，同時RAM芯片U2的片選引腳CE2也被置為低電平，確保U2不被讀寫操作。

2 軟件設計
本案例電路的地址定義是：RAM地址范圍(8 KB)為0000H～1FFFH；看門狗定時器控制地址為E000H。
軟件包括主控制程序、掉電中斷處理程序、定時中斷處理程序等。
(1)主控制程序
上電進行必要的CPU初始化后，檢查正常掉電標志和RAM Check Sum計算檢查，以確認RAM中數(shù)據(jù)是否正常。如果正常，就進行掉電前的現(xiàn)場恢復。其主程序流程框圖如圖2所示。

(2)掉電中斷處理程序
CPU收到掉電信號(PW_DN)中斷時，CPU進行掉電應急處理和保護現(xiàn)場，設置正常掉電標志，保存RAMCheck Sum計算結果，以備上電時檢查RAM數(shù)據(jù)是否被破壞。其流程框圖如圖3所示。