單片機串口實現(xiàn)并行通信，其原理就是將PC機傳過來的并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)，送入單片機的串口再由其進行相應(yīng)處理。實質(zhì)上就是一個數(shù)據(jù)串-并、并-串轉(zhuǎn)換的過程。

PC的并口為一個標(biāo)準(zhǔn)的25針插座，包含一個八位二進制數(shù)據(jù)端口(地址為378H)，即第2腳到第9腳；一個輸入控制端口(地址為379H)，即第15腳、13腳、12腳、10腳、11腳，其另外低三位無定義；一個輸出控制口(地址為37AH)，即第1腳、14腳、16腳、17腳，其另外高四位無定義。由此可見后面兩個端口都不是完全的8位。

輸出接口電路擴展

這里使用常用的移位寄存器74LS164與單片機的RXD口構(gòu)成輸出接口電路。

雙列直插式74LS164引腳定義如圖1所示。

其中：QA~QH為并行輸出的數(shù)據(jù)，送入PC機并口378H端口(接收數(shù)據(jù)的8個數(shù)據(jù)位)；單片機串口輸出的數(shù)據(jù)從AB輸入；CLR信號用于清除輸出數(shù)據(jù)(通常用在移位完成時)；內(nèi)部數(shù)據(jù)移位依靠時鐘CLK信號上升沿(由單片機TX提供)控制。

表1是該芯片工作的真值表。

輸入接口電路擴展

使用常用的移位寄存器74LS165與單片機的RXD口構(gòu)成輸入接口電路。

雙列直插式74LS165引腳定義如圖2所示。

其中：A~H為并行輸入的數(shù)據(jù)，接PC機并口378H端口(接收數(shù)據(jù)的8個數(shù)據(jù)位)；單片機串口接收的數(shù)據(jù)(RXD端口)從QH輸入；SH/LD信號用于重新裝載數(shù)據(jù)(通常用在數(shù)據(jù)完全移出后)；SER是用于填充數(shù)據(jù)移出后的空位的邏輯電平信號(邏輯1或0)；而數(shù)據(jù)是否移動由CLK INH和CLK聯(lián)合控制；內(nèi)部數(shù)據(jù)移位依靠時鐘CLK信號(仍由單片機的TXD提供)上升沿控制。

表2是該芯片工作的真值表。

其他軟硬件準(zhǔn)備工作

輸入輸出控制端口的連接。將單片機的P3.4、P3.5口分別與PC并口的第15腳、第16腳相連。這樣在進行數(shù)據(jù)通信時，兩者的握手信號傳輸就解決了：當(dāng)并口的第16腳置高電平時，用來通知單片機接收PC機已準(zhǔn)備就緒的數(shù)據(jù)，單片機收到以后就可以進行相應(yīng)控制，接收數(shù)據(jù)；當(dāng)單片機接收完數(shù)據(jù)時，會置P3.4為高電平并被379H的第15腳接收，于是PC機準(zhǔn)備發(fā)送下一個數(shù)據(jù)……單片機向PC機發(fā)送數(shù)據(jù)時，情況與此類似，由P3.4發(fā)送信號給PC機，而由P3.5接收PC機發(fā)送過來的信號。

軟件方面，由于是用串口進行并行通信，因此就不能將串口的工作方式設(shè)置為方式0(移位寄存器輸入/輸出方式)以外的其他方式。還要注意此時串口的波特率固定為單片機外接晶振頻率的1/12。串行數(shù)據(jù)通過RXD輸入/輸出，TXD用于發(fā)送控制輸入輸出數(shù)據(jù)移位的時鐘脈沖。收發(fā)的數(shù)據(jù)為8位，低位在前。

設(shè)計實例

由于這一并行通信實現(xiàn)方法非常簡單，所以對于有一定單片機編程經(jīng)驗的開發(fā)人員來說，只要硬件電路確定下來，軟件方面的問題就非常容易。圖3為電路原理圖。

需要說明的是：1、單片機與PC機并口要共地；2、由于并行通信存在應(yīng)答信號(本圖中由單片機的P3.4、P3.5實現(xiàn)此功能)，所以不會出現(xiàn)RXD端口數(shù)據(jù)混亂的情況。

小結(jié)

現(xiàn)在單片機的應(yīng)用越來越廣泛，單片機與PC之間的通信是一個非常重要的應(yīng)用。如果單純的從實現(xiàn)單片機與PC的并行通信的角度來說，該實現(xiàn)方法并不是最簡單的。最簡單的方法是將PC的并口對應(yīng)引腳與單片機的P1口和P3口直接相連，然后軟件上實現(xiàn)。本文的目的是充分利用單片機的串口資源與PC機進行通信。