1 系統(tǒng)總體設(shè)計(jì)
　　

CPLD是一種復(fù)雜的用戶可編程邏輯器件，由于采用連續(xù)連接結(jié)構(gòu)，易于預(yù)測延時(shí)，從而使電路仿真更加準(zhǔn)確。再加上使用方便的開發(fā)工具，如MAX+PLUSII、Quartus等，使用CPLD器件可以極大地縮短產(chǎn)品開發(fā)周期，給設(shè)計(jì)修改帶來很大方便。本論文描述了利用開發(fā)工具M(jìn)AX+PLUS II實(shí)現(xiàn)CPLD處理ARINC429數(shù)據(jù)通信。系統(tǒng)設(shè)計(jì)方案如圖1所示。

ARINC429收發(fā)電路部分，由兩組3282和3l82芯片構(gòu)成，其中每組芯片實(shí)現(xiàn)二路接收、一路發(fā)送，其中的控制信號均有CPLD編程產(chǎn)生：在CPLD部分，D[0...15]為16位雙向數(shù)據(jù)總線，實(shí)現(xiàn)AR1NC429收發(fā)電路與PC104總線接口之間的數(shù)據(jù)通信，IO16為16位芯片選擇信號；在PC104總線接口部分，XD[0...15]為16位雙向數(shù)據(jù)總線，XA[1...9]為地址總線，連接CPLD，進(jìn)行選片操作，XIOR和XIOW 為IO讀寫信號，XAEN 是允許DMA控制地址總線、數(shù)據(jù)總線和讀寫命令線進(jìn)行DMA傳輸以及對存儲器和I/O設(shè)備的讀寫。

2 系統(tǒng)硬件組成
　　

429的PC104總線接口板的硬件組成框圖如圖2所示，主要包括AR1NC429收發(fā)電路(HS3282和HS3l82芯片組)、CPLD、429板與PC 機(jī)的接口總線PC104總線、與外部的429接口IDC16插座、中斷控制開關(guān)等，其關(guān)系如圖2所示。

　本接口板元器件布局如圖3所示。
　　　

上一頁 1 2 3 4 下一頁