3．2 硬件介紹

3．2．1 協(xié)處理器模塊

系統(tǒng)的協(xié)處理器采用Xilinx公司的FPGA，型號(hào)為SPARTANIIE XC2SIOOE。該芯片共有2700個(gè)邏輯單元，10萬(wàn)個(gè)邏輯門，片內(nèi)塊RAM為40KB。其具體實(shí)現(xiàn)以下功能：
· A／D模塊讀／寫時(shí)序控制；
· 生成FIFO，其主要功能是存儲(chǔ)經(jīng)A／D編碼的數(shù)據(jù)：
· 提供ARM處理器控制信號(hào)。
FPGA芯片分4部分來(lái)實(shí)現(xiàn)上述功能：
(1)內(nèi)部控制信號(hào)產(chǎn)生器
FPGA對(duì)50 MHz時(shí)鐘分頻產(chǎn)生A／D芯片采樣時(shí)鐘Sampleclk和ARM處理器外部時(shí)鐘Sysclk；Sysclk經(jīng)鎖相環(huán)電路(PLL)后產(chǎn)生ARM處理器工作所需的時(shí)鐘信號(hào) 。

(2)ARM控制器
提供ARM處理器正常工作所必須的各種控制信號(hào)；實(shí)現(xiàn)ARM處理器地址總線、數(shù)據(jù)總線和外部中斷信號(hào)接入 。

(3)A／D控制器
控制A／D模塊的數(shù)據(jù)轉(zhuǎn)換。產(chǎn)生A／D轉(zhuǎn)換起始信號(hào)(／HOLD)，檢測(cè)數(shù)據(jù)轉(zhuǎn)換完成信號(hào)(／EOC)，產(chǎn)生FIFO寫入信號(hào)，實(shí)現(xiàn)數(shù)據(jù)轉(zhuǎn)換通道選擇。

(4)FIFO存儲(chǔ)器
生成FIFO，完成A／D轉(zhuǎn)換數(shù)據(jù)的存儲(chǔ)。

3．2．2 ARM處理器模塊
ARM 處理器模塊由FLASH、SDRAM 和s3C2410共同構(gòu)建。系統(tǒng)選用Samsung公司的K9F1208UOA構(gòu)建8位FLASH 存儲(chǔ)器系統(tǒng)。K9F1208UOA單片容量為64 MB；選用兩片單片容量32 MB。數(shù)據(jù)寬度為16位HY57V561620CT，并聯(lián)構(gòu)建32位SDRAM存儲(chǔ)器系統(tǒng)，共64 MB的SDRAM空問(wèn)可以滿足嵌入式操作系統(tǒng)和各種復(fù)雜算法的運(yùn)行要求。ARM處理器對(duì)各模塊的控制則是通過(guò)底層驅(qū)動(dòng)控制協(xié)處理器FPGA產(chǎn)生各種控制信號(hào)來(lái)實(shí)現(xiàn)。

3．2．3 預(yù)處理和A／D模塊
傳感器傳播的模擬信號(hào)比較微弱，需要經(jīng)過(guò)前置放大等預(yù)處理后方具備數(shù)據(jù)有效性。預(yù)處理主要是由前置放大電路構(gòu)成，A／D模塊主要由模擬開關(guān)和A／D轉(zhuǎn)換芯片構(gòu)成。模擬開關(guān)采用AD公司的AD7506，可實(shí)現(xiàn)12通道數(shù)據(jù)采集。A／D轉(zhuǎn)換芯片采用CIRRUS公司的CS5381，是120dB、192kHz高性能立體聲24位Σ 一△ A／D變換器，內(nèi)置雙極性電路構(gòu)成的混合集成轉(zhuǎn)換顯片，具有外接元件少，功耗低，精度高等特點(diǎn)，并且具有自動(dòng)校零和自動(dòng)極性轉(zhuǎn)換功能，只需外接少量的阻容件即可構(gòu)成一個(gè)完整的A／D轉(zhuǎn)換器。

3．2．4 接口和顯示模塊
包括常用的接口和顯示器件。接口包括常用的串口等，用以進(jìn)行數(shù)據(jù)的外部存儲(chǔ)。顯示模塊主要包括構(gòu)成操作的LCD和觸摸屏等外圍顯示設(shè)備。

4 嵌入式系統(tǒng)軟件設(shè)計(jì)
軟件部分分為FPGA控制程序和ARM處理器兩部分，F(xiàn)PGA用VHDL來(lái)設(shè)計(jì)，基于s3C2410A的軟件設(shè)計(jì)主要任務(wù)有數(shù)據(jù)采集的驅(qū)動(dòng)程序，操作系統(tǒng)的移植以及上層應(yīng)用軟件的設(shè)計(jì)。嵌入式操作系統(tǒng)應(yīng)用WinCe．net，上層應(yīng)用軟件開發(fā)使用Em-bedded Visual C++，底層驅(qū)動(dòng)和ARM處理器的調(diào)試則使用c語(yǔ)言。

系統(tǒng)開始工作后ARM處理器和FPGA協(xié)處理器中的FIFO開始初始化。經(jīng)A／D轉(zhuǎn)換后的數(shù)據(jù)存入對(duì)應(yīng)的FIFO中。FIFO中的數(shù)據(jù)容量達(dá)到一定限度即產(chǎn)生巾斷，ARM處理器中的主程序產(chǎn)生中斷等待線程；一旦中斷產(chǎn)生則進(jìn)入中斷服務(wù)程序，讀取數(shù)據(jù)，之后進(jìn)入ARM系統(tǒng)進(jìn)行相應(yīng)的處理，然后存儲(chǔ)到存儲(chǔ)設(shè)備。如圖3所示。