2.2 基于ARM的快速原型化平臺的實(shí)現(xiàn)

圖2是基于ARM核處理器的嵌入式系統(tǒng)的框圖。該系統(tǒng)分成兩個部分，一部分是最小系統(tǒng)，由嵌入式ARM核處理器和存儲器組成;另外一部分包括從嵌入式處理器片內(nèi)外設(shè)接口直接擴(kuò)展的外設(shè)和通過總線擴(kuò)展的外設(shè)。為了充分利用模塊化設(shè)計方法，這些部分應(yīng)該能夠通過靈活的互連組成一個平臺。靈活的互連功能由互連模塊完成。

可編程器件如CPLD和FPGA，可以在系統(tǒng)編程，修改連接只需要修改相應(yīng)的控制程序即可，非常方便靈活。CPLD成本低，運(yùn)行速度快，但是集成度比較低。FPGA集成度高，可以實(shí)現(xiàn)CPLD很難實(shí)現(xiàn)的復(fù)雜的邏輯功能，例如內(nèi)嵌邏輯分析儀程序，獲取必要的信號，完成系統(tǒng)在線測試。FPGA另外一個優(yōu)勢就是可以動態(tài)配置，例如系統(tǒng)上電時配置自檢程序，自檢通過后再配置實(shí)際工作的程序。最后，在FPGA里面嵌入CPU軟核，進(jìn)行SOC的開發(fā)。所以可編程互連模塊選用FPGA來組成。

為了確定可編程互連模塊的插入位置，再來分析圖2嵌入式系統(tǒng)的結(jié)構(gòu)。

最小系統(tǒng)決定了整個系統(tǒng)的處理能力，是整個系統(tǒng)的核心。常用的嵌入式處理器的時鐘周期已經(jīng)高達(dá)400MHz，并且會進(jìn)一步發(fā)展。連接處理器的總線速度和存儲器芯片的速度也超過了100MHz。FPGA引腳到引腳的延時是幾個納秒的數(shù)量級，所以FPGA模塊的插入會降低整個系統(tǒng)的處理速度。故在處理器和存儲器之間不能插入FPGA模塊。外設(shè)可以使得嵌入式系統(tǒng)和實(shí)際應(yīng)用環(huán)境進(jìn)行通信和交互操作。通常外設(shè)已經(jīng)高度模塊化并且相互獨(dú)立，在外設(shè)之間幾乎不會有柔性連接的要求，而且處理器和外設(shè)之間的數(shù)據(jù)通信速度比最小系統(tǒng)的運(yùn)行速度要慢很多。因此，用互連模塊取代最小系統(tǒng)和外設(shè)之間的直接物理連接是切實(shí)可行的。

按照這種思路，設(shè)計出了如圖3所示的快速原型化平臺。

圖3(快速原型化平臺)

圖3中，可編程互連模塊是快速原型化平臺的核心部分。常用的外設(shè)部分包括：網(wǎng)卡，USB接口，LVDS接口，RS-232接口，RS-485接口，音頻AC`97接口，PCMCIA/CF卡接口。這些常用外設(shè)就是前文提到的可重復(fù)利用的模塊。由于嵌入式處理器的總線、通用I/O、專用I/O和各種外設(shè)都連接在可編程互連模塊上，因此不同的嵌入式處理器只需要設(shè)計最小系統(tǒng)即可，然后將該最小系統(tǒng)接入快速原型化平臺，利用這個平臺提供的外設(shè)進(jìn)行系統(tǒng)調(diào)試。

以上設(shè)計的快速原型化平臺，不僅考慮了當(dāng)前嵌入式硬件系統(tǒng)的發(fā)展特點(diǎn)即嵌入式處理器種類多，外設(shè)種類相對較少，接口標(biāo)準(zhǔn)趨于統(tǒng)一，同時又充分體現(xiàn)了可測性、靈活性、模塊化的設(shè)計思想。

3 隨機(jī)方向信號的可配置互連

常見的信號傳輸方向不管是單向的還是雙向的，都可以預(yù)先確定。例如，數(shù)據(jù)總線是雙向的，讀或者寫是完全確定的，可以通過讀寫信號來控制數(shù)據(jù)的傳輸?shù)姆较?。但是有一類特殊的總線，例如I2C，它是多主/從的通信總線。如圖4所示，如果設(shè)備1發(fā)起通信，則SCL上的信號傳輸方向是從設(shè)備1到設(shè)備2，如果是設(shè)備2作主設(shè)備發(fā)起通信，則SCL的上的信號傳輸方向剛好相反。系統(tǒng)設(shè)計中要求總線上可以雙向傳輸信號。FPGA內(nèi)部由一系列的邏輯門組成，如果I2C 信號通過FPGA來連接的話，就不能正常工作。這是因?yàn)?，雙向傳輸可以等效視為由兩個反并聯(lián)的門來實(shí)現(xiàn)(如圖5，用方向控制信號來確定實(shí)際的傳輸方向)。但是，I2C信號，沒有明確的方向控制信號，也就無法正確地通過圖5 所示結(jié)構(gòu)的電路。

圖4(I2C總線)