1、ADC模塊自身的誤差

　　積分線性誤差（ILE）和微分線性誤差（DLE）依賴于ADC模塊的設(shè)計，校準(zhǔn)它們是困難的。進(jìn)行多次轉(zhuǎn)換再做平均可以減小它們的影響。偏移和增益誤差可以簡單地使用ADC模塊的自校準(zhǔn)功能補(bǔ)償。

　　2、電源噪聲，尤其是開關(guān)電源（SMPS）的高頻噪聲

　　線性穩(wěn)壓器具有較好的輸出。強(qiáng)烈建議在整流輸出端連接濾波電容。如果使用開關(guān)型電源，建議使用一個線性穩(wěn)壓器為模擬部分供電。建議在電源線和地 線之間連接具有良好高頻特性的電容，即在靠近電源一端應(yīng)放置一個0.1μF和一個1~10μF的電容。每一對VDD和VSS管腳都需要使用單獨的去藕電 容。VDDA管腳必須連接到2個外部的去藕電容器（10nF瓷介電容+1μF的鉭電容或瓷介電容）對于100腳和144腳封裝的產(chǎn)品，可以在VREF+上 連接一個外部的ADC的參考輸入電壓，從而改善對輸入低電壓的精度。

　　消除影響ADC精度的因素（2）

消除影響ADC精度的因素（3）

　　1、電源輸出不穩(wěn)，隨負(fù)載變化

　　ADC模塊使用VREF+或VDDA作為模擬參考，數(shù)字?jǐn)?shù)值的輸出是這個參考電壓與模擬輸入信號的比值，VREF+必須在各種負(fù)載情況下保持穩(wěn)定?？梢允褂弥T如LM236作為VREF+的參考電壓，這是一個2.5V的電壓參考二極管

　　2、模擬輸入信號的噪聲

　　平均值方法：適合處理不頻繁變化的模擬輸入信號，增加一個外部濾波器消除高頻噪聲。

　　3、將最大的信號幅度與ADC動態(tài)范圍匹配

　　選擇參考電壓（僅適合于具有VREF+引腳的產(chǎn)品），使用一個外部的前級放大器。

　　4、I/O引腳間的串?dāng)_（臨近數(shù)字信號的翻轉(zhuǎn)）

　　模擬信號線的周圍布置地線產(chǎn)生屏蔽，能有效地減小串?dāng)_干擾噪聲。

　　消除影響ADC精度的因素（4）

VDD與VDDA的處理

　　供電引腳

　　STM32共有7種封裝規(guī)格，共有多組VDD/VSS引腳，以及一組VDDA/VSSA引腳。

　　盡管所有VDD和所有VSS在內(nèi)部相連，在芯片外部仍然需要連接上所有的VDD和VSS。因為導(dǎo)線較細(xì)，內(nèi)部連接負(fù)載能力較差，抗干擾的能力也較差，如果漏接VDD或VSS，容易造成內(nèi)部線路損壞，同時抗干擾能力下降。

　　VDD與VSS的去藕電容

　　每對VDD與VSS都必須在盡可能靠近芯片處分別放置一個10nF~100nF的高頻瓷介電容。在靠近VDD3和VSS3的地方放置一個4.7μF~10μF的鉭電容或瓷介電容。

VDD與VDDA的關(guān)系

　　VDDA為所有的模擬電路部分供電，包括：

　　ADC模塊，復(fù)位電路，PVD（可編程電壓監(jiān)測器），PLL，上電復(fù)位（POR）和掉電復(fù)位（PDR）模塊，控制VBAT切換的開關(guān)等。即使不 使用ADC功能，也需要連接VDDA，強(qiáng)烈建議VDD和VDDA使用同一個電源供電。VDD與VDDA之間的電壓差不能超過300mV，VDD與VDDA 應(yīng)該同時上電或調(diào)電。

　　供電方案

　　如何達(dá)到最優(yōu)功耗水準(zhǔn)

　　低功耗模式

I/O引腳的處理

　　1、如果需要減小I/O端口的電流消耗，可以根據(jù)具體情況配置I/O端口的狀態(tài)：

　　輸入端口????配置為浮空輸入，帶外部上拉的輸出端口????配置為推挽輸出并輸出’1’，，帶外部下拉的輸出端口????配置為推挽輸出并輸出’0’。

　　2、未用的內(nèi)部外設(shè)：

　　保持為關(guān)閉和默認(rèn)的復(fù)位狀態(tài)：

　　不要進(jìn)行重映射，復(fù)位寄存器RCC_APB1RSTR和RCC_APB2RSTR。關(guān)閉對應(yīng)的時鐘，時鐘使能寄存器：RCC_AHBENR、RCC_APB2ENR和RCC_APB1ENR。

　　進(jìn)入SLEEP模式的省電操作

　　1、為了降低系統(tǒng)功耗，進(jìn)入SLEEP模式時，執(zhí)行如下操作流程：

　　關(guān)閉無需等待中斷或事件的外設(shè)時鐘；設(shè)置進(jìn)入機(jī)制（Sleep-Now或Sleep-on-Exit）；設(shè)置系統(tǒng)進(jìn)入SLEEP模式。

　　2、退出睡眠模式的方式：

　　WFI（等待中斷），可由任一外設(shè)中斷觸發(fā)，WFE（等待事件），可由任一外設(shè)事件觸發(fā)。

　　進(jìn)入STOP省電模式的操作

　　為了降低系統(tǒng)功耗，進(jìn)入STOP模式的操作流程：

　　關(guān)閉設(shè)置為普通IO功能的GPIO口時鐘；

　　關(guān)閉已開啟時鐘的外設(shè)的使能位（尤其是ADC、DAC、USB等帶模擬模塊的外設(shè)）；

　　關(guān)閉已開啟時鐘的外設(shè)的時鐘；

　　關(guān)閉預(yù)取緩沖區(qū)，并將Flash等待周期置為0；

　　設(shè)置PWR_CR中LPDS位選擇電壓調(diào)節(jié)器的模式：

　　正常模式：電壓調(diào)節(jié)器處于正常供電狀態(tài)；

　　低功耗模式：可降低電壓調(diào)節(jié)器自身的功耗，

　　將MCU從STOP模式喚醒的時間有所增加；

　　設(shè)置系統(tǒng)進(jìn)入STOP模式。

　　退出STOP省電模式的操作

　　1、退出停止模式：

　　以WFI進(jìn)入時：任意外部中斷線的中斷；

　　以WFE進(jìn)入時：任意外部中斷線的事件；

　　不包括PVD和USB喚醒事件。

　　2、從STOP模式恢復(fù)后，時鐘的配置返回到復(fù)位時的狀態(tài)（系統(tǒng)時鐘為HSI），用戶程序必須重新配置整個時鐘系統(tǒng)，包括PLL。