40納米500MHz DSP核心的時(shí)鐘設(shè)計(jì)與分析
加入技術(shù)交流群
4) 計(jì)算同級延時(shí)，
ESi,corner=Di,corner/ESDcorner
5) 理想上，每個(gè)接收端應(yīng)可跨角點(diǎn)地?fù)碛型鹊募墧?shù)，例如，對于接收端j，
ESj,corner1=ESj,corner2=…
圖6和圖7所展示的例子是相同級數(shù)以及兩種實(shí)現(xiàn)方式的擴(kuò)展。在圖6中，ESD擴(kuò)展擁有從18到23的一種更好分布。在圖7中，微捷碼自帶CTS結(jié)果顯示了從27到37的一種分布。
圖6使用新時(shí)鐘設(shè)計(jì)方法的 ESD擴(kuò)展
圖7使用微捷碼自帶CTS的ESD擴(kuò)展
新時(shí)鐘設(shè)計(jì)方法已經(jīng)實(shí)施于40納米DSP核心。事實(shí)證明，使用這種方法的CTS單元門數(shù)要比使用微捷碼自帶CTS工具的少了17%。魯棒性低偏斜時(shí)鐘樹分布現(xiàn)已成功實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果顯示，新設(shè)計(jì)方法在降低保持緩沖器門數(shù)方面可起到很好效果。同時(shí)這種設(shè)計(jì)方法還可用于H-tree時(shí)鐘結(jié)構(gòu)。未來工作中，我們還將部署更多分析來改善功耗。
評論