基于DVI接口的LED視頻控制系統(tǒng)研究
加入技術交流群
EDID數據存放在DVI解碼電路的AM24LC02芯片中,該芯片為2Kb(256×8),I2C 總線、CMOS工藝的串行EEPROM存儲器。電源VCC的范圍為 2.7V~5.5V,可以通過把 WP引腳接電源來對整個存儲器寫保護,此時,存儲器的內容不可更改。將DVI接口插座的第16腳(熱插拔檢測端)通過1KW上拉電阻和第14腳(+5V電源端)相連,構成顯示設備的HPD (熱插拔檢測)信號。AM24LC02芯片的時鐘線(SCL)、數據線(SDA)和DVI接口插座的第6、7腳相接,當系統(tǒng)上電時,AM24LC02 在時鐘 SCL 的同步控制下通過 DDC 通道向PC機傳送 EDID數據。只有當PC機識別和正確配置后,TDMS鏈路才會被激活。
TFP101A 是一種T.M.D.S.信號接收芯片,通過檢測DE信號的狀態(tài)轉變來確定鏈路的激活狀態(tài)。如果106個像素時鐘過后,DE狀態(tài)未發(fā)生變化,則認為鏈路未激活,輸出SCDT (同步檢測指示信號) =0;在SCDT=0的情況下,如果發(fā)現在1024個像素時鐘內DE信號有兩次轉變,則認為鏈路已激活,輸出SCDT=1。RX2-和 RX2+表示紅色數據的差分信號,RX1-和 RX1+表示綠色數據的差分信號, RX0-和 RX0+表示藍色數據的差分信號,分別與DVI接口的單鏈路通道相接(1、2、9、10、17、18腳);RXC-和 RXC+是表示時鐘的差分信號,與鏈路時鐘相接(23、24腳)。TFP101A內部鎖相環(huán)回路從時鐘通道獲得同步時鐘,為后繼的T.M.D.S.碼元數據恢復、像素時鐘同步以及T.M.D.S.信號解碼提供參考時鐘,同時也作為前端鎖存器對輸入信號進行4倍過采樣的參考時鐘,T.M.D.S.解碼器將 10位的串行T.M.D.S.編碼解碼成8位并行像素數據以及相應控制信號,并從輸出接口電路將像素數據、控制信號、場同步信號和行同步信號并行輸出。
數據處理與顯示控制模塊
數據處理與顯示控制模塊主要負責對顯示數據作進一步地轉換、處理,產生符合 LED顯示屏灰度級顯示的數據,并將其送入驅動電路。數據處理與顯示控制模塊原理圖如圖2所示,主要由數據緩沖處理(雙口RAM)、讀/寫控制、灰度掃描控制、驅動4部分組成,SRAM1、SRAM2 作為幀數據存儲器。
圖2 數據處理與顯示控制模塊原理圖
評論