LVDS是串行接口，RGB信號(hào)傳輸時(shí)，是將每個(gè)基色信號(hào)的數(shù)據(jù)排成一縱隊(duì)，采用差分?jǐn)?shù)據(jù)線按順序進(jìn)行輸出。在一個(gè)時(shí)鐘脈沖周期內(nèi)，一對(duì)差分?jǐn)?shù)據(jù)線可以傳輸7bit數(shù)據(jù)。

對(duì)于單路6bit LVDS接口(見(jiàn)圖1)，需要3對(duì)差分?jǐn)?shù)據(jù)線，即RX0-和RX0十，RX1-和RX1+，RX2-和RX2+。因每對(duì)差分?jǐn)?shù)據(jù)線可以傳輸7bit數(shù)據(jù)，這樣，3對(duì)差分?jǐn)?shù)據(jù)線可以傳輸3×7bit=21 bit，除R0～R5、G0～G5、B0～B5占去18bit，還剩下3bit用于傳輸HS(行同步)、VS(場(chǎng)同步)、DE(有效數(shù)據(jù)選通)信號(hào)(若HS、VS信號(hào)不傳輸，將空余2bit)。

圖1 單路6bit LVDS接口液晶面板信號(hào)

對(duì)于雙路6bit LVDS接口(見(jiàn)圖2)，需要6對(duì)差分?jǐn)?shù)據(jù)線，其中，奇路3對(duì)，即RX00-和RX00+，RX01- 和RX01+，RXO2-和RX02+;偶路3對(duì)，即RXE0-習(xí)陽(yáng)RXE0+，RXE1-和RXE1+，RXE2-和RXE2+。這6對(duì)差分?jǐn)?shù)據(jù)線可以傳輸6×7bit=42hit，除奇路(OR0～OR5、OG0～OG5、OB0～OB5)和偶路(ER0～ER5、EG0～EC5、EB0～EB5)占去36bit，還剩下6bit，HS、VS、DE信號(hào)占3bit，還空余3bit(若HS、VS信號(hào)不傳輸，將空余5bit)。

圖2 雙路6bit LVDS接口液晶面板信號(hào)

對(duì)于單路8bit LVDS接口(見(jiàn)圖3)，需要4對(duì)差分?jǐn)?shù)據(jù)線，即RX0-和RX0+，RX1-和RX1+，RX2-和RX2+，RX3-和RX3+。因每對(duì)差分?jǐn)?shù)據(jù)線可以傳輸7bit數(shù)據(jù)，這樣，4對(duì)差分?jǐn)?shù)據(jù)線可以傳輸4×7bit=28bit，除R0～R7、G0～G7、B0～B7占去24bit，還剩下4bit，HS、VS、DE占3bit，還空余1 bit(若HS、VS信號(hào)不傳輸，將空余3bit)。

圖3單路8bit LVDS接口液晶面板信號(hào)

對(duì)于雙路8bit LVDS接口(見(jiàn)圖4)，需要8對(duì)差分?jǐn)?shù)據(jù)線，其中，奇路4對(duì)，即RX00-和RX00+，RX01-和RX01+，RX02-和RX02+，RX03-和RX03+;偶路3對(duì)，即RXE0-和RXE0+，RXE1-和RXE1+，RXE2-和RXE2+，RXE3-和RXE3+。這8對(duì)差分?jǐn)?shù)據(jù)線可以傳輸8×7bit=56bit，除奇路(OR0～OR7、OG0～OG7、OB0～OB7)和偶路(BR0～ER7、EG0～EG7、EB0～EB7)占去48bit，還剩下8bit，HS、VS、DE信號(hào)占3bit，還空余5bit(若HS、VS信號(hào)不傳輸，將空余7bit)。

圖4 雙路8bit LVDS接口液晶面板信號(hào)