圖3 移位寄存器初始化狀態(tài)轉(zhuǎn)移圖

3.3 移位寄存器的設(shè)計(jì)

　　之所以選擇64位的移位寄存器，是因?yàn)槿暨x擇一倍于存儲(chǔ)器寬度的移位寄存器長(zhǎng)度（32位），移位后剩余的有效數(shù)據(jù)的位數(shù)可能不夠下一次的移位長(zhǎng)度，為滿足移位長(zhǎng)度的要求，需要在加載后再次移位，因此移位最多要花費(fèi)三個(gè)時(shí)鐘周期的時(shí)間；若選擇三倍于存儲(chǔ)器寬度的移位寄存器的長(zhǎng)度或更長(zhǎng)（>=96位）時(shí)，當(dāng)設(shè)定加載數(shù)據(jù)的標(biāo)志為有效數(shù)據(jù)不大于32時(shí)，需要加載兩次數(shù)據(jù)，當(dāng)設(shè)定加載數(shù)據(jù)的標(biāo)志為有效數(shù)據(jù)不大于64時(shí)，此時(shí)移位寄存器中的有效數(shù)據(jù)相對(duì)于需要移位的最長(zhǎng)數(shù)據(jù)偏長(zhǎng)且沒有必要。所以，將移位寄存器的長(zhǎng)度選擇為2倍于存儲(chǔ)器的寬度（64位）在時(shí)間和空間上都達(dá)到了最優(yōu)。

　　初始化過程：初始化狀態(tài)機(jī)產(chǎn)生的輸出信號(hào)init_0和init_1為兩次加載的控制信號(hào)，這兩個(gè)信號(hào)控制移位寄存器在初始化的兩個(gè)時(shí)鐘周期內(nèi)，從存儲(chǔ)器中取出數(shù)據(jù)并將其分別加載到高32位和低32位。

　　移位過程：當(dāng)取數(shù)信號(hào)發(fā)出取數(shù)要求時(shí)，輸入的取數(shù)位數(shù)作為多路選擇器的數(shù)據(jù)選擇端，當(dāng)前移位寄存器的值和0作為多路選擇器的數(shù)據(jù)端，通過數(shù)據(jù)選擇決定移位寄存器下個(gè)周期從高位到低位的值。

　　加載過程：當(dāng)加載信號(hào)發(fā)出時(shí)，剩余有效數(shù)據(jù)作為多路選擇器的數(shù)據(jù)選擇端，當(dāng)前移位寄存器的值、FIFO輸出的值和0作為多路選擇器的數(shù)據(jù)端，通過數(shù)據(jù)選擇決定移位寄存器下個(gè)周期從高位到低位的值。

　　移位和加載同時(shí)發(fā)生的過程：當(dāng)移位和加載信號(hào)同時(shí)產(chǎn)生時(shí)，移位寄存器中剩余的有效數(shù)據(jù)的位數(shù)和輸入的取數(shù)位數(shù)共同作為多路選擇器的數(shù)據(jù)選擇端，當(dāng)前移位寄存器的值、FIFO輸出的值和0作為多路選擇器的數(shù)據(jù)端，通過數(shù)據(jù)選擇決定移位寄存器下個(gè)周期從高位到低位的值。

4、實(shí)驗(yàn)結(jié)果

　　為完成解碼實(shí)時(shí)性的要求，本設(shè)計(jì)對(duì)典型的移位寄存器在速度上進(jìn)行改進(jìn)，但控制邏輯變得復(fù)雜，從而消耗了更多資源。因此，我們選擇速度、面積作為性能指標(biāo)對(duì)兩種設(shè)計(jì)進(jìn)行比較。在基于FPGA的硬件設(shè)計(jì)中，面積指標(biāo)通常用查找表數(shù)和寄存器數(shù)來表示，速度指標(biāo)我們選擇最大時(shí)鐘頻率及解碼時(shí)平均每幀消耗的周期數(shù)來表示。

　　我們采用altera公司FPGA開發(fā)工具QuartusII分別對(duì)兩塊電路進(jìn)行綜合和時(shí)序分析，從綜合報(bào)告中獲得查找表和寄存器的數(shù)目，從時(shí)序報(bào)告中獲得最大時(shí)鐘頻率。并將兩個(gè)設(shè)計(jì)分別同AAC音頻解碼電路一起整體下載到stratix II EP2S180 的FPGA開發(fā)板，以AAC音頻壓縮文件中隨機(jī)抽取的10幀數(shù)據(jù)為測(cè)試矢量，使用一計(jì)數(shù)器記錄下移位寄存器消耗的周期數(shù)，將其寫入片內(nèi)ram，并將觀測(cè)到的數(shù)據(jù)通過計(jì)算得平均每幀消耗的周期數(shù)。實(shí)驗(yàn)結(jié)果如下表所示：

表1 實(shí)驗(yàn)數(shù)據(jù)對(duì)比

　　由對(duì)比數(shù)據(jù)可得以下結(jié)論：

　　1、典型移位寄存器的工作頻率大于位數(shù)可選、自動(dòng)加載移位寄存器的頻率。但由于此移位寄存器只是更大電路中的一個(gè)小模塊，由實(shí)際結(jié)果可知電路整體的工作頻率并不取決于此模塊的工作頻率，所以在整體電路中對(duì)單獨(dú)模塊的頻率進(jìn)行比較并不能得出速度的優(yōu)劣。

　　2、由查找表數(shù)和寄存器數(shù)的比較可得：典型移位寄存器消耗的資源遠(yuǎn)小于位數(shù)可選、自動(dòng)加載移位寄存器，即典型移位寄存器在面積上占有較大優(yōu)勢(shì)。

　　3、由平均每幀消耗周期數(shù)的比較可得：兩者工作在相同的時(shí)鐘頻率下時(shí)，位數(shù)可選、自動(dòng)加載移位寄存器消耗的時(shí)間約為典型移位寄存器的28%，單位時(shí)間內(nèi)傳輸?shù)臄?shù)據(jù)量提高到典型移位寄存器的356%，所以位數(shù)可選、自動(dòng)加載移位寄存器在速度上占有較大優(yōu)勢(shì)。

　　綜上，為完成AAC音頻解碼的實(shí)時(shí)性要求，本設(shè)計(jì)進(jìn)行了速度和面積上的折中處理，相對(duì)于典型移位寄存器本設(shè)計(jì)以犧牲面積為代價(jià)換取了速度上的優(yōu)勢(shì)，使之在規(guī)定時(shí)間內(nèi)完成解碼。