基于ADV212的高清視頻壓縮系統(tǒng)設(shè)計(jì)
加入技術(shù)交流群
1 ADV212的編解碼原理
圖l所示為ADV212的功能圖，主要由像素接口、小波變換引擎、熵編／解碼器、嵌入式RISC處理器、存儲(chǔ)器系統(tǒng)和內(nèi)外部DMA等組成。操作的基本流程是視頻或像素?cái)?shù)據(jù)通過ADV212像素接口輸入，有效采樣值則經(jīng)過隔行掃描傳輸?shù)叫〔ㄗ儞Q引擎中(小波變換引擎，可以對(duì)碼塊進(jìn)行高達(dá)6級(jí)的小波分解)。進(jìn)入小波變換引擎的數(shù)據(jù)被分瓦片或幀，每個(gè)瓦片或幀將通過5／3定點(diǎn)運(yùn)算或9／7浮點(diǎn)運(yùn)算濾波器分解成許多子帶，并生成相對(duì)應(yīng)的小波系數(shù)，然后寫入內(nèi)部寄存器中。3個(gè)熵編／解碼器用來(lái)對(duì)小波系數(shù)的編碼塊進(jìn)行背景建模和算術(shù)編碼，并在壓縮過程中計(jì)算最佳速率和失真度。熵編碼形成的JPEG2000標(biāo)準(zhǔn)的數(shù)據(jù)碼流被存入代碼FIFO中。代碼FIFO主要緩沖內(nèi)部高速總線和低速主機(jī)接口。碼流數(shù)據(jù)可通過共用的讀寫存取協(xié)議(
，ADDR)從主機(jī)接口輸出，或者通過DREQ／DACK協(xié)議由外部DMA控制器協(xié)調(diào)下的外部DMA引擎輸出。內(nèi)部DMA引擎完成存儲(chǔ)器之間以及各模塊和存儲(chǔ)器之間的高帶寬、高性能傳輸。RISC處理器具有每一個(gè)程序和數(shù)據(jù)存儲(chǔ)器、中斷控制器、標(biāo)準(zhǔn)總線接口及定時(shí)器計(jì)數(shù)器所對(duì)應(yīng)的ROM和RAM。
2 統(tǒng)硬件設(shè)計(jì)
本方案作為實(shí)現(xiàn)高清視頻數(shù)據(jù)壓縮系統(tǒng)，首先從系統(tǒng)實(shí)現(xiàn)功能和性價(jià)比上考慮，采用FPGA+ADV212來(lái)實(shí)現(xiàn)。
視頻解碼器選?。阂曨l解碼器選用ADV7402型高清視頻解碼器。它采用10位ADC，12個(gè)模擬輸入，支持標(biāo)清(480i，NTSC，PAL，SECAM)、高清(1080i，720p)和圖形RGB輸入(1 280xl 024@60 Hz)，可以實(shí)現(xiàn)與ADV212無(wú)縫連接。
ADV212片數(shù)選?。?個(gè)10 bit的高清晰度(HDTV)視頻信號(hào)，輸入數(shù)據(jù)傳輸率大約為124 Ms／s，而ADV212像素接口輸入速率限制，在不可逆模式下為65 MS／s，可逆模式下為32 MS／s。這就要求系統(tǒng)至少要由2片ADV212組成，本系統(tǒng)選擇2片ADV212壓縮器件，YCbCr數(shù)據(jù)采取在4：2：2格式，分別完成亮度(Y)和色度(CbCr)的數(shù)據(jù)壓縮處理，輸入數(shù)據(jù)使用是EAV／SAV編碼格式。圖2所示為系統(tǒng)結(jié)構(gòu)框圖，本方案包括視頻采集解碼模塊、視頻圖像JEPG200壓縮模塊、壓縮合并模塊、邏輯控制模塊和通信輸出模塊。
FPGA選取：選用Altera公司的CycloneIII系列EP3C55F484C8器件，其具有328個(gè)用戶I／O，55 856個(gè)可用邏輯元，312個(gè)嵌入式乘法器單元和4個(gè)鎖相環(huán)，可輕松實(shí)現(xiàn)ADV212初始化及壓縮數(shù)據(jù)捕獲和亮度壓縮數(shù)據(jù)與色度壓縮數(shù)據(jù)的合并等功能。
3 ADV212器件初始化流程和參數(shù)配置
3．1 ADV212初始化流程
ADV212初始化程序依據(jù)特定的指令命令配置ADV212內(nèi)部直接寄存器和間接寄存器來(lái)完成。圖3所示為ADV212編碼初始化流程，初始化程序從PLL寄存器、BOOT寄存器、MMODE寄存器和BUSMODE寄存器等直接寄存器的接入開始，訪問直接寄存器時(shí)目標(biāo)系統(tǒng)必須保持輸入管腳ADDR，，和HDATA(寫)的狀態(tài)。當(dāng)裝載完固件和配置參數(shù)后，軟件重啟，然后再次配置BUSMODE和MMODE寄存器和應(yīng)用特殊寄存器。下一步，要確定正確的固件被應(yīng)用ID裝載。正確的固件裝載能被EIRQFLG寄存器的中斷或投票程序證實(shí)。當(dāng)你確定固件連接裝載和EIRQFLG寄存器清零后。編碼開始。
3．2 ADV212參數(shù)配置
時(shí)鐘配置：高清視頻1080i要求VCLK為74．25 MHz。根據(jù)ADV212的數(shù)據(jù)表，JCLK必須至少為2VCLK，因此最大的脈沖頻率推薦為0．35J-CLK，這接近50 MHz，這是最大的讀寫脈沖頻率。
總線及DMA配置：HDTV(1080i)應(yīng)用時(shí)，2個(gè)ADV212必須工作在不可逆最大傳輸率為65 MS／s模式，視頻輸入采取32位VDATA總線(像素接口)，壓縮數(shù)據(jù)輸出采取2個(gè)ADV212共享32位HDATA總線(主機(jī)接口)。初始化ADV212選擇屬性類型5(ATTRTYPE)，屬性數(shù)據(jù)讀取采用單一傳輸?shù)腄REQ／DACK DMA模式，碼流讀取采取脈沖傳輸DREQ／DACK DMA模式。
評(píng)論