摘要：以現(xiàn)場可編程邏輯器件(FPGA)為設計載體，以硬件描述語言(VHDL)為主要表達方式，以QuartusⅡ開發(fā)軟件和GW48EDA開發(fā)系統(tǒng)為設計工具，給出了一種出租車計費器的工作原理和軟硬件實現(xiàn)方法。同時對該出租車計費器進行時序仿真和硬件驗證。
關鍵詞：出租車計費器；FPGA；VHDL；QuartusⅡ

O 引言
隨著人民生活水平的提高。以車代步已成為很多人的出行方式；而在選擇交通工具時，很多人傾向于方便快捷的出租車?；贓DA技術設計的出租車計費器，以其價格便宜、安全可靠、使用方便等優(yōu)點，而受到人們的普遍關注。本文以現(xiàn)場可編程邏輯器件(FPGA)為設計載體，以硬件描述語言(VHDE)為主要表達方式，以QuartusⅡ開發(fā)軟件和GW48EDA開發(fā)系統(tǒng)為設計工具設計的出租車計費器，能夠?qū)崿F(xiàn)起步定價、行駛計費和等待計費等功能，完全能夠滿足出租車計費的要求。

l 出租車計費器的主要功能
出租車計費器能夠?qū)崿F(xiàn)的功能主要包括計費和顯示兩項功能。
一般費用的計算是按行駛的里程和等待時間收費。設出租車的起價為7．00元，當里程小于3km時，按起價計算費用；當里程大于等于3 km時按每公里2．5元計費。等待累計時間大于等于4min時，按每分鐘1．8元計費。所以，總費用應按下式計算：
總費用=起始費用+(里程-3 km)×里程單價+(等候時間-4 min)×等候單價
顯示功能的主要顯示行驅(qū)里程、等候時間和總費用。其中顯示汽車行駛里程用兩位數(shù)字顯示，顯示方式為“××”，單位為km。計程范圍為0～99 km，計程分辨率為1 km；而顯示等候時間用兩位數(shù)字顯示分鐘，顯示方式為“XX”。計時范圍為0～59 min，計時分辨率為1 mi-n；最后顯示總費用用四位數(shù)字顯示，顯示方式為“XXX．X”，單價為元。計價范圍為0～999．9元。計價分辨率為0．1元。

2 計費器結構和工作原理
2．1 出租車計費器的整體結構
出租車計費器的整體結構如圖1所示，它包括分頻器模塊、計量模塊、計價模塊和整數(shù)轉換BCD模塊等。

2．2 分頻模塊的設計
鑒于GW48EDA開發(fā)系統(tǒng)僅有兩個時鐘輸入端口，而系統(tǒng)需要三個時鐘，且各個時鐘信號的頻率不同，故需要對已有的時鐘信號進行分頻操作。