表2 寄存器內(nèi)容

　　注:不用的位(×)應(yīng)該寫入0,這樣可與以后的產(chǎn)品保持代碼兼容。

　?、佥d波頻率選擇

　　R0中的CFS字稱為載波頻率選擇字,設(shè)n為與CFS字相對(duì)應(yīng)的十進(jìn)制數(shù),則實(shí)際載波頻率fc為:fc=

　　式中fk為外部時(shí)鐘頻率。

　?、谳敵鲭娫搭l率范圍選擇

　　R0中的FRS字稱為電源頻率范圍選擇字,設(shè)m為與FRS字相對(duì)應(yīng)的十進(jìn)制數(shù),則實(shí)際的輸出電源頻率fr范圍為:fr=

　?、勖}沖延遲時(shí)間選擇

　　R2中的PDY字為脈沖延遲時(shí)間選擇字，設(shè)x為與PDY字相對(duì)應(yīng)的十進(jìn)制值，則實(shí)際的脈沖延遲時(shí)間Tpdy由下式確定：Tpdy=

　?、苊}沖取消時(shí)間選擇

　　R1中的PDT字為脈沖取消時(shí)間選擇字，設(shè)y為與PDT字相對(duì)應(yīng)的十進(jìn)制值，則實(shí)際的脈沖取消時(shí)間Tpdt由下式確定：Tpdt=

　　應(yīng)該指出的是，由于脈沖延遲電路跟在脈沖刪除電路之后（見圖3），故輸出的PWM脈沖的實(shí)際最小寬度將比設(shè)定的脈沖取消時(shí)間為窄，這個(gè)實(shí)際的最小脈沖寬度為TpdtTpdy。

　?、莶ㄐ芜x擇

　　R3中的WS1、WS0兩位用于確定輸出的電源波形，詳見表3。波形可由具體的數(shù)學(xué)表達(dá)式來表示，具體的形狀見圖4。

表3　WS1、WSO確定的輸出電源波形

圖4　SA4828的內(nèi)部調(diào)制波形

(a)正弦波(b)基波加三次諧波(c)帶有死區(qū)的基波加三次諧波

　?、薹悼刂疲ˋC）

　　R3中的幅值控制位（AC）定義了三相波形幅值的受控方式。當(dāng)AC=0（芯片默認(rèn)值）時(shí)，控制寄存器內(nèi)紅色相幅值，寄存器用于控制所有三相調(diào)制頻率的幅值。而當(dāng)AC=1時(shí)，采用三個(gè)獨(dú)立的幅值寄存器分別控制對(duì)應(yīng)相調(diào)制頻率的幅值。

　?、哂?jì)數(shù)器復(fù)位（CR）

　　當(dāng)R3中的計(jì)數(shù)器復(fù)位CR=1時(shí)，紅色相相位計(jì)數(shù)器設(shè)置為0,此時(shí)禁止正常的頻率控制操作,每一相輸出占空比為50％的脈沖.

　?、嘬浖?fù)位(RST)

　　R3中的RST=1時(shí),將整個(gè)芯片復(fù)位為初始化默認(rèn)狀態(tài),它的效果與硬件復(fù)位腳RST等同。

　?。?）控制寄存器的編程

　　控制寄存器是一個(gè)48位寄存器，控制寄存器的數(shù)據(jù)以8位為一個(gè)單元分別讀入臨時(shí)寄存器R0～R5中，然后通過寫虛擬寄存器R15將R0～R5中的數(shù)據(jù)傳送到控制寄存器。其內(nèi)容如表4所示。

　?、匐娫搭l率選擇

　　輸出電源頻率可在最大電源頻率范圍內(nèi)線性地調(diào)節(jié),它由一個(gè)16位的電源頻率選擇字PFS決定,整個(gè)電源頻率范圍被劃分為65536等分。由于PFS字跨 越兩個(gè)臨時(shí)寄存器R0、R1，所以當(dāng)改變輸出電源頻率時(shí)，必須在寫虛似寄存器R15之前同時(shí)刷新這兩個(gè)臨時(shí)寄存器的值。

　　電源頻率fp由下式?jīng)Q定：fp=Pfs

　　式中：Pfs為16位PFS選擇字的十進(jìn)制值。

　　②電源幅值選擇

　　輸出電源的幅值正比于內(nèi)部ROM中的采樣值和8位幅值選擇字（RAMP、BAMP、YAMP）的值。幅值的百分比計(jì)算公式如下：APOWER=100％

　　式中：A為8位幅值選擇字的十進(jìn)制值。

　　值得注意的是，初始化寄存器中的幅值控制位（AC）決定了紅色相幅值寄存器的值是否用于控制所有的三相輸出幅值。