引言

　　大規(guī)模可編程邏輯器件CPLD和FPGA是當今應用最廣泛的兩類可編程邏輯器件，電子設計工程師利用它可以在辦公室或實驗室設計出所自己所需要的專用芯片和專用產品，從而大大縮短了產品上市時間，降低了開發(fā)成本。此外，可編程邏輯器件還具有靜態(tài)可重復編程和動態(tài)在系統(tǒng)重構的特性，使得硬件的功能可以像軟件一樣通過編程來修改，這樣就極大的提高了電子系統(tǒng)設計的靈活性和通用性。

　　1 工作原理

　　MIDI音樂是Windows下的一種合成音樂，由于它通過記譜的方式來記錄一段音樂，因此與wave 音樂相比，它可以極大的減少存儲容量。MIDI音樂的基本原理：組成樂曲的每一個音符的頻率值（音調）及其持續(xù)的時間（音長）是樂曲能連續(xù)演奏的兩個基本數(shù)據(jù)，因此只要控制輸出到揚聲器的激勵信號的頻率的高低和每個頻率信號持續(xù)時間，就可以使揚聲器發(fā)出連續(xù)的樂曲。

　　圖1是本文設計的音樂播放器的原理框圖。該音樂編碼器內儲存著預先設定的四首歌曲的編碼，通過改變音樂選擇開關的狀態(tài)可以決定當前要播放哪首音樂。音樂編碼器控制著音調發(fā)生器和彩燈閃爍控制器，每當音樂節(jié)奏時鐘送給音樂編碼器一個時鐘脈沖時，音樂編碼器就將當前要播放的音符的編碼送給音調發(fā)生器和彩燈閃爍控制器。音調發(fā)生器根據(jù)編碼對應的分頻系數(shù)將2MHz的基準時鐘分頻，得到當前要播放的音符所對應頻率的脈沖，再用這個脈沖去激勵揚聲器，就可以得到這個音符的聲音。彩燈閃爍控制器根據(jù)編碼將當前要播放的音符對應的彩燈亮滅狀態(tài)送給彩燈。

　　其中音調發(fā)生器、音樂編碼器、彩燈控制器這三項功能可由ALTERA公司可編程邏輯器件（CPLD）EPF10LC84-4芯片，采用VHDL語言來完成[1-3]。音頻放大器、彩燈、各種時鐘可由具體的外圍電路來實現(xiàn)。

　　2．MIDI音樂發(fā)生器芯片的設計

　　本設計的關鍵是要準確地產生音樂中各音符所對應的頻率信號，并根據(jù)樂曲要求按節(jié)拍輸出。為了減少系統(tǒng)復雜性，本設計根據(jù)可變模值計數(shù)器的原理，按照樂曲要求定時改變計數(shù)器的預置數(shù)，即可產生樂曲所需要的頻率信號。芯片原理框圖如圖2所示，芯片是采用VHDL硬件描述語言，在MUXPLUS II環(huán)境下設計的。

　　圖中節(jié)拍控制電路產生節(jié)拍定時信號；音符產生電路按節(jié)拍要求產生樂曲所需要的音符；預值數(shù)產生電路受音符控制，產生該音符頻率相對應的預置數(shù)，送計數(shù)器的置入數(shù)據(jù)輸入端。音符頻率發(fā)生器根據(jù)不同的預置數(shù)產生相應的頻率信號，從而完成樂曲的演奏功能。

　　3 外圍電路設計

　　3.1 音樂節(jié)奏時鐘和彩燈閃爍節(jié)奏時鐘產生電路

　　我們需要的音樂節(jié)奏時鐘是一個4Hz左右的時鐘脈沖，其頻率很低，利用555定時器構成的多諧振蕩器即可產生，如圖3所示。

　　555集成定時器是一種將模擬功能與邏輯功能巧妙結合在一起的混合集成電路，555定時器構成的多諧振蕩器電路圖如圖3所示，由3腳輸出的脈沖頻率的計算公式為：

　　改變可變電阻的阻值就可以改變輸出頻率。我們要求輸出的頻率為4Hz，C=47Uf，所以R1+R2應為7.66K。

　　音樂節(jié)奏時鐘對整個音樂播放器的作用至關重要，要求音樂節(jié)奏時鐘脈沖非常穩(wěn)定，這樣才能保證音樂的流暢播放，否則播放出來的將是一段雜亂無章的聲音，就不是音樂而是噪聲了。為了使輸出的脈沖比較穩(wěn)定、減少外界干擾，將輸出的脈沖再經過D觸發(fā)器(7474)后送給CPLD芯片，因此555定時器件腳輸出的脈沖頻率應提高一倍（即8Hz），這樣R1+R2的阻值應為3.83K。

　　彩燈閃爍節(jié)奏時鐘產生電路與音樂節(jié)奏時鐘產生電路原理相同，也是用555定時器構成的多諧振蕩器來實現(xiàn)，只是彩燈控制時鐘產生電路的頻率要比音樂節(jié)奏時鐘產生電路的頻率高，在十幾到幾十赫茲之間，它的R2值不定，可根據(jù)自己的要求來定，如果想要彩燈閃爍快點則頻率就高一些，想閃爍頻率慢就低一些。