A、B驅(qū)動(dòng)時(shí)鐘的低位電平為0V，由圖8可以看到，在感光階段，A、B驅(qū)動(dòng)時(shí)鐘的高位電平為+10V，轉(zhuǎn)移階段時(shí)，A、B驅(qū)動(dòng)時(shí)鐘的高位電平為+14V。這里我采用EL7156來(lái)實(shí)現(xiàn)高位電平之間的轉(zhuǎn)換，采用EL7457來(lái)實(shí)現(xiàn)低位到高位電平的轉(zhuǎn)換。
水平讀出時(shí)鐘C需要的低電平不是0V而是3．5V，高電平為8．5V，而FPGA給出的時(shí)鐘脈沖是低電平為零，高電平為3．3V的脈沖。因此，需要將FPGA產(chǎn)生的時(shí)鐘通過(guò)驅(qū)動(dòng)芯片SN74ALVC164245DGGR進(jìn)行驅(qū)動(dòng)，使時(shí)鐘C的幅值達(dá)到5V，然后再通過(guò)箝位電路的耦合作用來(lái)提高脈沖電平，把脈沖提到需要的幅度。
SG、RG的產(chǎn)生過(guò)程與時(shí)鐘C的產(chǎn)生過(guò)程類(lèi)似，不同的是其幅值要求為10V。
各種驅(qū)動(dòng)脈沖信號(hào)的幅度調(diào)整電路如圖9所示。

5 CCD輸出保護(hù)電路
CCD傳感器是一種MOS器件，操作不當(dāng)就很容易受到靜電損壞，在電路設(shè)計(jì)時(shí)應(yīng)在其外圍電路加上箝位、限流電路以確保加在CCD上的每一個(gè)偏置電壓和驅(qū)動(dòng)脈沖受到電流保護(hù)，在輸入到FTT1010M之前應(yīng)該通過(guò)一個(gè)電容來(lái)解耦，并且這些解耦電容應(yīng)該與圖像傳感器引腳越近越好。FT T1010M的輸出端為開(kāi)源輸出，應(yīng)該在其輸出端上接一個(gè)電流源做負(fù)載，或接一個(gè)電阻到地上。在輸出上加一個(gè)射極跟隨的高頻三極管，以阻止輸出因容性負(fù)載而引起的帶寬限制。除此以外，射極跟隨器加在輸出端還可以防止示波器的探頭對(duì)FTT1010M造成的靜電損壞。CCD輸出保護(hù)電路如圖10所示。

6 CCD輸出預(yù)處理電路
在CCD成像系統(tǒng)中，噪聲是限制有效分辨率的最主要因素。CCD輸出的信號(hào)是具有各種噪聲的模擬信號(hào)，必須經(jīng)過(guò)預(yù)處理，盡可能地消除噪聲和各種干擾才能給后續(xù)電路使用。為了便于計(jì)算機(jī)處理，還需要對(duì)CCD輸出的信號(hào)進(jìn)行A／D轉(zhuǎn)換。預(yù)處理過(guò)程大體如圖11所示。

根據(jù)預(yù)處理的要求，我們選用了一個(gè)高集成度的CCD信號(hào)處理專(zhuān)用芯片AD9978，它具有雙通道輸出能力，且具有14位的A／D轉(zhuǎn)換精度，轉(zhuǎn)換頻率可達(dá)65MHz，其內(nèi)部集成了相關(guān)雙采樣、可變?cè)鲆婵刂?、黑電平箝位電路以及高精度時(shí)序產(chǎn)生系統(tǒng)。我們使用相關(guān)雙采樣處理單元，通過(guò)兩次采樣消除不希望的噪聲分量，第一次采樣位于復(fù)位周期結(jié)束后，第二次采樣位于信號(hào)的信息段，兩次采樣的差就是不含噪聲的信號(hào)。隨后，為了適應(yīng)不同亮度的目標(biāo)，防止CCD信號(hào)過(guò)弱或飽和，我們使用其內(nèi)的增益控制處理單元來(lái)控制信號(hào)的增益，最后再通過(guò)A／D轉(zhuǎn)換送給后面的可編程邏輯單元進(jìn)行處理。設(shè)計(jì)時(shí)還要注意使其轉(zhuǎn)換速率與CCD輸出像素時(shí)鐘保持一致。

7 結(jié)束語(yǔ)
本文闡述了星載CCD相機(jī)圖像采集電路的設(shè)計(jì)與實(shí)現(xiàn)，經(jīng)項(xiàng)目驗(yàn)證表明這些設(shè)計(jì)能很好地為CCD提供各類(lèi)偏置電壓、驅(qū)動(dòng)脈沖以及電路保護(hù)等，它們確保了CCD圖像傳感器的圖像質(zhì)量，使得CCD相機(jī)成像系統(tǒng)具有高性能和高可靠性，具有極高的應(yīng)用價(jià)值。