摘要：針對(duì)MPEG4格式壓縮的視頻數(shù)據(jù)，給出了采用NAND FLASH為存儲(chǔ)介質(zhì)，以FPGA為存儲(chǔ)陣列的控制器，并用DSF作為數(shù)據(jù)處理的核心單元，來(lái)完成大容量視頻數(shù)據(jù)存儲(chǔ)的系統(tǒng)設(shè)計(jì)方法，同時(shí)對(duì)壞塊的檢測(cè)處理等關(guān)鍵問(wèn)題提出了解決方案。
關(guān)鍵詞：FPGA；DSP FLASH；大容量；存儲(chǔ)

0 引言
科技的發(fā)展，尤其是航空、航天、航海技術(shù)的發(fā)展，對(duì)于科研設(shè)備所拍攝的視頻數(shù)據(jù)以及設(shè)備運(yùn)行情況的監(jiān)視錄像，都迫切地需要一種容量大、速度快、存儲(chǔ)性能可靠的圖像存儲(chǔ)設(shè)備。傳統(tǒng)的存儲(chǔ)介質(zhì)主要以早期的磁帶機(jī)和其后的磁盤(pán)為主，由于磁帶機(jī)存儲(chǔ)密度低，存儲(chǔ)內(nèi)容不易查找，已經(jīng)退出了歷史舞臺(tái)。而磁盤(pán)受到強(qiáng)烈震動(dòng)后容易丟失數(shù)據(jù)，嚴(yán)重制約了它在航空、航天、航海領(lǐng)域中的應(yīng)用。與傳統(tǒng)的硬盤(pán)相比，NADN FLASH作為一種新興的半導(dǎo)體存儲(chǔ)器件具有存儲(chǔ)密度高、可靠性高、體積小、質(zhì)量輕、功耗小、壽命長(zhǎng)、無(wú)噪聲、抗震動(dòng)、能適應(yīng)惡劣的力學(xué)和溫度環(huán)境等優(yōu)點(diǎn)。由此可見(jiàn)，基于NADN FLASH的大容量存儲(chǔ)系統(tǒng)的研究具有更為重要的意義。

1 系統(tǒng)概述
本系統(tǒng)以ADI公司的高性能DSP芯片BF533為核心，用并行外圍接口(PPI)來(lái)接收中心控制板的視頻數(shù)據(jù)和控制命令，并將處理結(jié)果和存儲(chǔ)在介質(zhì)中的視頻數(shù)據(jù)傳輸給中心控制板；以Sumsung公司的NAND FLASH芯片K9WBG08U1M為存儲(chǔ)介質(zhì)；用Altera公司的FPGA芯片EP2C35來(lái)實(shí)現(xiàn)對(duì)FLASH的時(shí)序控制。根據(jù)實(shí)際需求，本系統(tǒng)使用了100片K9WBG08U1M芯片，存儲(chǔ)深度可達(dá)400GB，其安全存儲(chǔ)速率可達(dá)5MB／s。該系統(tǒng)的視頻數(shù)據(jù)采用文件的形式來(lái)管理，即每個(gè)視頻文件都有一個(gè)文件表項(xiàng)，里面包含文件名稱、文件地址以及文件大小等信息，此表項(xiàng)存放在FLASH的文件列表中，在進(jìn)行存儲(chǔ)、下載、剪切、刪除等操作時(shí)，都需要將文件列表讀到DSP的SDRAM中，以確定目標(biāo)文件的地址，從而進(jìn)行后續(xù)處理。

2 系統(tǒng)硬件設(shè)計(jì)
2．1 芯片的選擇
K9WBG08U1M芯片通過(guò)8位復(fù)用的I／O總線多周期輸入尋址，即共分5個(gè)周期，前2個(gè)周期輸入A0～A11的頁(yè)內(nèi)地址(列地址)，后3個(gè)周期輸入A12～A30的頁(yè)地址(行地址)。其單片存儲(chǔ)容量為(4G+128M)B，內(nèi)部由兩片K9KAG08U0M芯片構(gòu)成，而K9KAG08U0M芯片又分為8 192塊，每塊64頁(yè)，每頁(yè)(4 K+128)B。該芯片以頁(yè)為單位來(lái)進(jìn)行編程和讀操作，典型編程時(shí)間為200μs，最大編程時(shí)間為700μs，最小寫(xiě)周期為25 ns，最小串行讀周期為50 ns；以塊為單位進(jìn)行擦除，典型擦除時(shí)間為1．5 ms。其內(nèi)部有一個(gè)頁(yè)寄存器，在進(jìn)行編程和讀操作時(shí)，先將要寫(xiě)或要讀的一頁(yè)數(shù)據(jù)緩存到頁(yè)寄存器中，然后寫(xiě)入編程命令開(kāi)始頁(yè)編程或發(fā)送讀使能信號(hào)開(kāi)始串行讀。由此可以計(jì)算出FLASH的最快寫(xiě)入速率為4 096 B／(200μs+4 096×25 ns)≈13 Mb／s，安全寫(xiě)入速率為4 096 B／(700μs+4 096×25 nS)≈5 Mb／s?？紤]到數(shù)據(jù)的安全寫(xiě)入，我們選取了最大編程時(shí)間700μs，即安全寫(xiě)入速率為5MB／s。
2．2 系統(tǒng)硬件結(jié)構(gòu)框圖
本系統(tǒng)作為網(wǎng)絡(luò)視頻存儲(chǔ)系統(tǒng)的子系統(tǒng)，通過(guò)DSP的半雙工接口PPI與中心控制板進(jìn)行通信。首先將接收到的數(shù)據(jù)緩存在SDRAM中，然后對(duì)緩存下來(lái)的數(shù)據(jù)進(jìn)行分析，辨別命令類型后進(jìn)行與命令相應(yīng)的操作，同時(shí)通過(guò)UART這個(gè)低速通道向中心控制板返回實(shí)時(shí)狀態(tài)信息。其硬件結(jié)構(gòu)框圖如圖1所示。