1 高速A/D數(shù)據(jù)采集

　　A/D變換器選用了AD公司的AD9224。圖2為其管腳圖，說(shuō)明如下:

　　1(CLK) 時(shí)鐘輸入

　　2(BIT12) 數(shù)據(jù)輸出最低位LSB

　　3～12(BIT11～BIT2) 數(shù)據(jù)輸出

　　13(BIT1) 數(shù)據(jù)輸出最高位MSB

　　14(OTR) 數(shù)據(jù)溢出標(biāo)志位

　　15、26(AVDD) +5V模擬電源

　　16、25(AVSS) 模擬地

　　17(SENSE) 參考選擇

　　18(VREF) 輸入?yún)⒖歼x擇

　　19(REFCOM) 通用參考(AVSS)

　　20、21(CAPB、CAPT) 減噪管腳

　　22(CML) 共模方式

　　23(VINA) 模擬輸入(+)

　　24(VINB) 模擬輸入(-)

　　27(DRVSS) 數(shù)字地

　　28(DRVDD) 數(shù)字電源

　　AD9224是一種高性能、單電源+5V、最高采樣頻率為40MSPS的12位ADC。在本設(shè)計(jì)中，由于FIFO讀寫(xiě)時(shí)間的限制，A/D采樣頻率最高做到了33.3MHz。AD9224采用CMOS工藝制造，內(nèi)部集成了基準(zhǔn)電壓源、寬帶輸入采樣保持放大器等，并且采用四級(jí)流水線式結(jié)構(gòu)，前三級(jí)每級(jí)包括一個(gè)連接到開(kāi)關(guān)電容器DAC、級(jí)間剩余放大器MDAC的閃爍式A/D，第四級(jí)只包括閃爍式A/D。閃爍式A/D是目前轉(zhuǎn)換速率最快的ADC。AD9224采用多級(jí)流水線結(jié)構(gòu)對(duì)輸出錯(cuò)誤進(jìn)行邏輯糾正，以保證在整個(gè)工作范圍內(nèi)不失碼，其數(shù)據(jù)以二進(jìn)制形式輸出，并帶有信號(hào)溢出指示位。AD9224在+5V電源下功耗較低，為376mW。其微分非線性誤差為0.7LSB，信噪比和失真率為67.5dB。

　　AD9224的輸入可以是單端或差分方式。本設(shè)計(jì)采用的是交流耦合單端輸入方式。信號(hào)經(jīng)過(guò)由放大器AD9631和并聯(lián)電容組成的電路后被偏置為關(guān)于AVDD/2(2.5V)對(duì)稱的正弦波，C1和C2由0.1μF的陶瓷電容和10μF的鉭電容并聯(lián)，電容和電阻共同組成了一個(gè)高通濾波器。圖3所示為A/D部分的電路設(shè)計(jì)圖。