VHDL語言代碼實現(xiàn)如下程序段:一根據(jù)div的值動態(tài)調(diào)整clk2048的頻率,實現(xiàn)負碼速調(diào)整


6.結(jié)論
本文對二次群的分接處理,提出了一種基于FPGA的方案,介紹了二次群的幀結(jié)構(gòu),給出了幀頭捕獲、幀丟失告警、負碼速調(diào)整等VHDL語言的關(guān)鍵程序。在QUARTUSII軟件中編譯完成,資源僅占用三十多個LE,給二次群設(shè)備的設(shè)計提供了一種參考,具有很高的應(yīng)用價值。
評論