本部分主要包括攝像機圖像數(shù)據(jù)采集接口、光源曝光電路控制接口、PLC信號接口以及檢測算法的設(shè)計。如果需要網(wǎng)絡(luò)控制，還需要在該架構(gòu)上設(shè)計網(wǎng)絡(luò)接口。這些功能的實現(xiàn)主要依靠 DSP+FPGA硬件處理架構(gòu)。
DSP+FPGA架構(gòu)中 DSP芯片采用美國 TI公司的TMS320DM642，F(xiàn)PGA芯片采用ALERA公司的 EP1K100，EP1K100用來完成 DSP的初始化配置、系統(tǒng)的邏輯控制以及其它輔助計算。TMS320DM642系列 DSP基于 C64X內(nèi)核，并以其在 600MHz時鐘下運算速度可高達每秒 4800百萬條指令（MIPS），占有對高速控制器和隊列處理器數(shù)值性能的操作靈活性。該系列 DSP核處理器有64個32位字長的通用寄存器和8個獨立的功能單元，8個功能單元的VelociTI.2擴展包括新的提高視頻畫面處理性能的指令和 VelociTI結(jié)構(gòu)的并行處理機制的擴充。 DM642可以每周期處理 4個 32位的積之和運算，每秒即可有 2400百萬積之和（MMACS）運算，或者是每周期 8個8位的積之和運算即每秒 4800百萬積之和（MMACS）運算。同時 TMS320DM642使用兩級基于緩存的結(jié)構(gòu)，可以配置為映射存儲區(qū)、緩沖區(qū)，或者兩者的結(jié)合。以上所述特點，為檢測算法的編程實現(xiàn)提供了有力保證。
TMS320DM642的外設(shè)部件包括：3個可配置的視頻口；1個 10/100Mb/s以太網(wǎng)；1個數(shù)據(jù)輸入輸出管理模塊；1個 VCXO內(nèi)插控制接口（VIC）；1個多路音頻串口（McASP0）；一個I2C總線模塊；2個多通道緩沖串口；3個 32位的通用定時器；1個用戶可配置的 16位或32位主機接口（HPI16/HPI32）；1個外圍部件接口（PCI）；1個 16管腳的中斷和事件產(chǎn)生模式可編程的通用 I/O口；1個 64位的無縫連接的外部存儲器接口（EMIFA），可以連接同步或者異步的存儲器和外設(shè)。對于模擬視頻接口的相機提供了無縫接口，如果需要連接Camera Link接口的相機，可以擴展數(shù)字接口。
2.4 PLC接口設(shè)計
在工業(yè)現(xiàn)場，PLC裝置通常采用 24VDC電壓供電，而 DSP及FPGA供電電壓都在 5VDC以內(nèi)，為了和現(xiàn)場原有主機上的信號報警、信息顯示終端及控制信號形成控制回路，必須設(shè)計PLC接口電路，使從DSP輸出的信號經(jīng)過信號轉(zhuǎn)換后能與原有PLC裝置相連。
3 數(shù)據(jù)分析結(jié)果
該裝置加裝在梳棉機上拍攝圖2，圖中左側(cè)使用模擬面陣攝像機拍攝得棉網(wǎng)圖片（擇取圖片中的部分，便于放大顯示），右側(cè)為檢測到的棉結(jié)并且使用紅色標記。