MicroBlaze是一款基于構(gòu)造的的嵌入式微處理器，它的顯著優(yōu)勢在于能滿足復雜應(yīng)用的需求，在除了運行簡單的通用應(yīng)用以外，還能運行操作系統(tǒng)。

設(shè)計人員能夠在當前所有的賽靈思架構(gòu)中實施MicroBlaze軟處理器，在不同產(chǎn)品系列間實現(xiàn)方便的轉(zhuǎn)換，具有很高的靈活性。但是，MicroBlaze系統(tǒng)設(shè)計不僅要在70多種參數(shù)中選擇，而且還要借助一系列功能強大的嵌入式工具，如果應(yīng)用只需要簡單的微控制器，這種設(shè)計方法反倒不實用。

但是，利用適當?shù)募夹g(shù)，用戶可以開發(fā)構(gòu)造簡單的預配置MicroBlaze微控制器，并方便快捷地將其添加到任何FPGA設(shè)計中?？蓪?a class="contentlabel" href="http://www.biyoush.com/news/listbylabel/label/控制器">控制器的實例直接加入HDL。用戶能在標準的FPGA設(shè)計流程中直接使用，無須特殊的腳本或復雜的步驟。僅需三個文件即可啟動設(shè)計工作，包括兩個硬件實施文件和一個軟件定義文件。這種方法使工程師不用學習或者只需很少量的學習就能快速啟動FPGA嵌入式設(shè)計工作。

在ISE 11.1中啟動MicroBlaze軟件開發(fā)工作，可使用獨立的軟件開發(fā)套件(SDK)進行C和C++應(yīng)用的創(chuàng)建和調(diào)試，而無須全面的嵌入式開發(fā)套件(EDK)。

微控制器預配置了兩種選項，UART和調(diào)試。表1顯示了根據(jù)微控制器配置不同而給出的各種FPGA系列的尺寸估算值。此外，Virtex器件使用了兩個Block RAM，而Spartan器件使用四個Block RAM。對應(yīng)用代碼進行調(diào)試后，用戶即可移除調(diào)試選項，以減小控制器的尺寸。例如，Spartan-6微控制器僅需要220個切片。

微控制器概覽
簡單MicroBlaze微控制器包含的組件有32位MicroBlaze處理器、8KB RAM/ROM、帶64KB尋址空間的32位用戶接口、中斷支持、可選UART，以及可選的JTAG調(diào)試接口。圖1顯示了系統(tǒng)方框圖。

圖1 SMM由MicroBlaze處理器、存儲器及接口組成

根據(jù)需要以及實施工具允許的范圍，時鐘輸入可高可低。有效高電平復位輸入與輸入時鐘內(nèi)部同步。中斷輸入信號可提供中斷支持，微控制器提供服務(wù)時用中斷確認輸出進行確認。此外，簡單的地址映射用戶接口也同步于時鐘，支持用戶定制。圖2顯示了用戶接口的時序?？蓪⒆止?jié)啟用用于字節(jié)和半字事務(wù)處理。

圖2 簡單的地址映射用戶接口同步于時鐘

用于可對16位寬的軟件映射地址總線進行解碼，以將不同的定制接口或外設(shè)連接至微控制器。在插入片選(Chip Select)兩個時鐘周期后對讀取數(shù)據(jù)進行采樣。

一些預配置的版本可提供串行16450 UART選項。波特率在軟件中進行編程，以保持UART獨立于時鐘輸入。調(diào)試選擇可使用內(nèi)部FPGA資源，并直接連接至FPGA JTAG接口，從而通過常規(guī)FPGA下載線纜實現(xiàn)應(yīng)用調(diào)試。

FPGA設(shè)計流程
FPGA設(shè)計流程遵循如圖3所示的標準ISE FPGA實施流程?？稍贔PGA設(shè)計中的任何層級級別上通過Verilog或VHDL創(chuàng)建微控制器實例。使用兩個與硬件相關(guān)的文件微控制器網(wǎng)表(smm.ngc)和Block RAM存儲器映射文件(smm.bmm)即能完成FPGA的實施，用戶既不必費心學習新的工具，也不用使用復雜的腳本流程。FPGA嵌入式設(shè)計從未如此的簡單易行。微控制器配置之間的切換非常簡單，只需替換所需的網(wǎng)表文件，然后重新實施FPGA即可。