如圖3所示，DSC通過SPISTEA管腳發(fā)送片選信號選中EEPROM，通過SPICLKA管腳發(fā)送SPI傳輸時鐘，而數(shù)據(jù)的寫入和讀出則分別通過SPIS-IMOA和SPISOMIA管腳完成。EEPROM中的HOLD管腳用來暫停與主設備間串行數(shù)據(jù)傳輸，WP管腳則用來進行對EEPROM的寫保護，如果其為低電平，則主機無法向其寫人數(shù)據(jù)。系統(tǒng)對兩管腳輸入高電平，保證EEPROM在讀寫操作過程中一直可以進行而不被中斷。
2．3．3 SCI上位機通信接口
為了實現(xiàn)上位機同DSC異步的通信和數(shù)據(jù)傳輸，本系統(tǒng)利用TMS320F28335所提供的SCI接口來完成所需要求。SCI是一個2線的異步串行端口，即常說的UART。其數(shù)據(jù)的收發(fā)支持全雙工通信，內部收發(fā)均有一個16級的FIFO來緩存數(shù)據(jù)。為了保證數(shù)據(jù)可靠，SCI提供奇偶校驗，數(shù)據(jù)溢出檢測等操作。SCI接口輸出信號的電平是LV—TTL電氣標準，通過RS232收發(fā)轉換器加以驅動，獲得RS232電氣標準的信號，以便上位機接收。
2．4 模擬電路設計
模擬部分電路主要是以ADC為中心的應用電路。其主要實現(xiàn)模擬信號的處理，采集等工作。其中核心部分為AD轉換。
AD轉換部分，主要是通過數(shù)字采樣來完成模擬信號到數(shù)字信號的轉變。本系統(tǒng)選用的ADC芯片是美國模擬電氣公司的AD7656。模數(shù)轉換芯片AD7656是高集成度、6通道6 bit逐次逼近(SAR)型ADC，內含1個2．5 V基準電壓和基準緩沖器。該器件的功耗比最接近的同類雙極性ADC降低了60％。AD7656在每通道250kb·s-1采樣速率下的精度是同類產品的兩倍?？梢杂梢_和軟件選擇模擬電壓范圍：10 V或5 V；模擬電源電壓范圍為4．75～5．25 V，因而大范圍的工作電壓使其無需電平轉換等其他措施便可以直接與DSC相連；提供有并行和串行接口?？梢怨ぷ髟?40～85℃。標準模式5 V供電，250 kb·s-1時的功耗為140 mW，待機時僅為100μW。基于iCOMS技術制造的AD7656可以滿足工業(yè)領域對分辨率、多通道、轉換速率和功耗等方面的較高要求。
AD7656支持和DSC的并口、串口數(shù)據(jù)傳輸，通過SER／PAR SEL管腳的高低電平的選擇，來控制采樣后數(shù)字信號的傳輸方式。當其為高電平，則使用串行傳輸方式，反之則使用并行傳輸方式。本系統(tǒng)選用并行傳輸方式。在具體的轉換過程中，每片AD7656內部的6條采樣通路可以分為A、B、C共3組，其中每組通路包含2路通路。3組通路可以同時采樣，也可以單獨采樣，而每組內的兩條通路同時采樣。管腳CONVSTA，CONVSTB，CONVSTC分別用來對A、B、C采樣通路進行控制。當一個上升沿電平到達任一管腳，則該管腳對應模數(shù)轉換的2路通路被啟動，開始完成模數(shù)轉換。當把三管腳連接，3組采樣通路，即所有的6條采樣通路同時采樣。系統(tǒng)選用3組通路同時采樣。
當DSC連接有多片ADC時，則需要通過CS片選管腳來進行ADC的選擇。當采樣開始，BUSY管腳將從低電平變?yōu)楦唠娖?，在整個采樣的過程中，BUSY一直保持高電平，當采樣結束，BUSY則從高電平變?yōu)榈碗娖?，此時DSC就可以開始讀取數(shù)據(jù)。本系統(tǒng)則利用該管腳作為DSC外部中斷源的輸入管腳。當BUSY上電平由高變低，則通知DSC產生中斷，來進行數(shù)據(jù)的讀取。
本系統(tǒng)選用2片AD7656完成12路數(shù)據(jù)采樣，通過DSC的XINTF ZONE6把ADC設備映射到DSC上，進行數(shù)據(jù)傳輸。通過地址譯碼和邏輯控制實現(xiàn)2片ADC同DSC的連接。具體結構如圖4所示。

圖4中左下角為邏輯部分，通過DSC的地址線BA17和BA18完成對ADC的選擇?？梢缘玫紸DC0和ADC1在DSC中的地址映射為0x180000和0x1400 00。而外部輸入40 kHz的時鐘，作為ADC的采樣頻率。兩個ADC對應DSC的同一個中斷，當任意一片ADC采樣完畢，都會引起DSC的中斷，從而進行采樣數(shù)據(jù)的讀取。