2.2 ADS8344的引腳排列及說明

　　ADS8344的引腳排列如圖2所示，各引腳說明如下：

　　CH0～CH7：模擬輸入通道的輸入端，8個單端模擬輸入通道可合用為雙端差分輸入，所有通道的輸入范圍從0V到+VREF，未用的輸入通道應接GND以避免噪聲輸入。

　　COM：模擬輸入的參考地，單端輸入通道的零地位點，直接接地或接地電位參考點。

　　SHDN：掉電控制位，當為低時，芯片切換到低功耗掉電模式。

　　+VCC：電源輸入端，范圍為+2.7V～+5V。

　　DOUT：串行數(shù)據(jù)輸出端，在DCLK的下降沿時數(shù)據(jù)輸出，當CS為高時，輸出為高阻態(tài)。

　　DIN：串行數(shù)據(jù)輸入端，當CS為低時，數(shù)據(jù)在DCLK的上升沿被鎖存。

　　DCLK：外部時鐘輸入端，該外部時鐘決定了芯片的轉(zhuǎn)換率(fDCLK=24fSAMPLE)。

　　CS：片選端，為低電平時，選中該芯片。

　　GND：參考地。

　　VREF：參考電源輸入端。

　　BUSY：模數(shù)轉(zhuǎn)換狀態(tài)輸出引腳。當進行模數(shù)轉(zhuǎn)換時，該引腳輸出低電平，當BUSY端產(chǎn)生一下降沿時，表示模數(shù)轉(zhuǎn)換結束，數(shù)據(jù)輸出有效。