按照從上至下的可編程系統(tǒng)設(shè)計(jì)思想，利用Ahera公司的CYCL0N系列FPGA器件，通過QUARTUS II開發(fā)工具，完成了FPGA所需的硬件系統(tǒng)的設(shè)計(jì)和軟件開發(fā)。采用模塊式設(shè)計(jì)，從存儲器讀取數(shù)據(jù)，再送入至微型打印機(jī)打印。

　　4．1 硬件電路設(shè)計(jì)

　　硬件電路以FPGA為中心，實(shí)現(xiàn)存儲器的接口電路設(shè)計(jì)，以及對打印機(jī)的并口接口電路設(shè)計(jì)。該系統(tǒng)設(shè)計(jì)采用Flash存儲器，它是一種可擦除、非易失性存儲器，可實(shí)現(xiàn)數(shù)據(jù)的存儲功能，便于數(shù)據(jù)傳輸。圖4為Flash存儲器的部分電路連接圖。

　4．2 基于狀態(tài)機(jī)的打印控制模塊設(shè)計(jì)

　　微型打印機(jī)控制模塊主要控制打印機(jī)的工作時序，使其能夠正常工作。控制模塊主要是利用VHDL語言的狀態(tài)機(jī)實(shí)現(xiàn)。根據(jù)時序圖并結(jié)合打印機(jī)特性，在編寫狀態(tài)機(jī)時，分為3個狀態(tài)，其狀態(tài)轉(zhuǎn)換圖如圖5所示。

　　這個控制模塊的主要信號目有：reset，ask，stb和busy。其中前3個信號是微型打印機(jī)的并行接口信號。而busy信號為高電平表示打印機(jī)正“忙”，不能接收數(shù)據(jù)；ask信號是應(yīng)答脈沖，低電平表示數(shù)據(jù)已接收且打印機(jī)已準(zhǔn)備好接收下一個數(shù)據(jù)；sth信號是數(shù)據(jù)選通觸發(fā)脈沖，下降沿時讀入數(shù)據(jù)。當(dāng)reset為‘0’時，對所有輸入數(shù)據(jù)進(jìn)行預(yù)置并初始化狀態(tài)機(jī)；busy為‘0’則進(jìn)入下一狀態(tài)，輸入數(shù)據(jù)，延時后，進(jìn)入下一個狀態(tài)，判斷ask是否為‘0’。若ask為‘0’則轉(zhuǎn)到初始狀態(tài)，接下來進(jìn)行下一輪循環(huán)。

　　5 結(jié)論

　　設(shè)計(jì)的微型打印機(jī)的控制器已經(jīng)系統(tǒng)調(diào)試，該控制器具有較強(qiáng)的移植性，打印機(jī)的輸入數(shù)據(jù)是系統(tǒng)存儲器數(shù)據(jù)，稍加改動就可實(shí)現(xiàn)實(shí)時數(shù)據(jù)的打印功能，能夠使用在任意一個由FPGA構(gòu)成的系統(tǒng)中使用，具有良好的應(yīng)用前景。