1．引言
PowerPC MPC8xx（Power QUICC[1]，Quad Integrated Communications Controller）是一款集成了微處理器和外圍器件控制器的通信處理器，可以用于多種通信設備中。PowerPC有優(yōu)異的通信和網(wǎng)絡性能，同基于x86 CPU的工控機平臺相比，PowerPC更適合用于專門的網(wǎng)絡設備，可以提高產品的性價比和可靠性，使產品具有更強的競爭力。
在PowerPC MPC8xx系列中，根據(jù)設計要求，選擇性價比較高的MPC855T作為VPN安全網(wǎng)關的控制器。MPC855T由三個模塊組成，每一個模塊使用32-bit的內部總線：PowerPC核、系統(tǒng)接口單元（SIU）和通信處理模塊（CPM）。
2．VPN網(wǎng)關電原理設計
2.1 總體結構

硬件由主板、加密算法板、LCD顯示板、燈板、電源、風扇、機殼組成。其中主板和加密算法板的設計，占整個硬件設計任務量的90％以上，本論文只針對這兩個板的設計。
主板由CPU部分、存儲器部分、通信接口部分、加密算法及隨機序列產生模塊部分、調試及配置接口部分、電源等部分組成。主板的電原理框圖由圖1所示。
2.2 復位電路
復位控制器對出現(xiàn)的復位源作出響應。所采取的動作決定于復位源，但通常它執(zhí)行異常處理向量表中0x100位置的程序并初始化基于MODCK[1-2]和總線管腳0到14的特殊參數(shù)。
MPC855T有幾個復位源連接到復位邏輯，其中3個復位源為管腳。即上電復位（Power-On Reset），硬復位（Hard Reset），軟復位（Soft Reset）。上電時產生硬和軟復位管腳設置，這時硬和軟復位管腳為輸出。但是，當系統(tǒng)已上電并運行時，可以配置按鈕或相似設備以產生外部軟或硬復位，在這種模式，管腳為輸入。圖2為上電復位和硬復位順序圖。

由圖2可知，當上電（Power-On）設置時，MPC855T進入上電復位狀態(tài)。在該狀態(tài)下設置硬復位和軟復位。隨后，855T采樣MODCK管腳，并初始化系統(tǒng)時鐘。設備保持在上電復位狀態(tài)直到上電復位翻轉，鎖相環(huán)（PLL）鎖定。最后，芯片進入內部初始化的硬復位狀態(tài)。
2.3 時鐘電路
MPC855T時鐘模塊包含主晶體振蕩器（OCSM）、系統(tǒng)鎖相環(huán)（SPLL）、低功耗除法器和時鐘產生/驅動模塊，在復位時，MPC855T讀MODCK[1-2]管腳。

在XTAL和EXTAL端，外接32.768kHz的晶體時鐘電路作為CPU的實時時鐘源。在斷電的瞬間，要求PORESET保持高電平，否則會引起CPU進入不定狀態(tài)，其內部的實時時鐘不能正常工作。通過實驗，在復位芯片MAX811_EUS-T的電源端接一47µF的電解電容，以使在斷電瞬間，保持PORESET為高電平。經反復測試，工作可靠。在XFC管腳上，應連接一片外電容器，用于片內系統(tǒng)鎖相環(huán)（SPLL）濾波器。電容器的一端連到XFC。電容器的值與PLPRCR[MF]有關，其取值由表1決定。在本設計中，MF＋1＝8。由表1可知，XFC的電容值為6640－11760pF，故使用0.01µF的電容器。
2.4 串行管理控制器（SMC）接口電路
SMC有2個全雙工通道，可以編程配置它們獨立支持UART,透明方式和GCI。SMC使用緩存描述字符，緩存在存儲器中，SMC向CPM RISC提供請求，使SDMA傳送數(shù)據(jù)。每個SMC有3個管腳，一個發(fā)送管腳，一個接收管腳步和一個同步管腳，同步管腳在發(fā)送和接收開始后，只用于透明方式。圖3說明了端口B中這些管腳的位置。有的管腳可以共用，必須根據(jù)需要配置這個端口，它可以通過端口配置寄存器實現(xiàn)。
根據(jù)設計要求，將SMC1和SMC2配置成UART，外接232電平轉換芯片MAX3232，其中SMC1用于控制臺（Console）接口，由DB9座（針或孔可選）引出；SMC2分時用于前面板LCD顯示控制和與IC卡讀寫器（可選）的通信，通過模擬開關74HCT4053進行切換,其控制由口線PB[30]完成。

2.5 串行通信控制器（SCC）接口電路
串行通信控制是MPC855T中最強大的通信設備，它可以以多種不同的協(xié)議傳送數(shù)據(jù)，比如UART HDLC，以太網(wǎng)等等。圖4說明在不考慮使用什么協(xié)議下的數(shù)據(jù)通信工作流程。
在接收數(shù)據(jù)的FIFO中，當接收FIFO開始充滿時，CPM向SCC發(fā)請求。然后請求CPM RISC寫SDMA，以將接收的FIFO數(shù)據(jù)移到當前接收緩存，接收緩存通常在外部存儲器。有一個為發(fā)送數(shù)據(jù)的發(fā)送FIFO，當發(fā)送FIFO空時，SCC向請求優(yōu)先器發(fā)一個請求，CPM RISC響應這個請求后，寫SDMA，將從當前激活的發(fā)送緩存來的操作碼移入發(fā)送FIFO。發(fā)送緩存描述符與接收緩存描述符功能相同，在雙端口RAM中有一組發(fā)送緩存描述符，開始的描述符逐個激活，指針從一個描述符移向另一個描述符。緩存描述符總是在雙端口RAM中，由用戶初始化。圖5為SCC管腳，SCC連接5個管腳：發(fā)送、接收、載波檢測、清發(fā)送和請求發(fā)送。