3 PT7A6525時鐘模式
PT7A6525每個通道支持的時鐘模式有內(nèi)部時鐘晶振(OSC)模式、獨立的波特率發(fā)生器(BRG)和數(shù)字脈沖鎖相環(huán)(DPLL)模式?？赏ㄟ^設(shè)置寄存器產(chǎn)生接收和發(fā)送時鐘：內(nèi)部時鐘產(chǎn)生可以通過OSC、BRG和DPLL獲得，外部時鐘可以通過TxCLK／RxCLK獲得?？傊赏ㄟ^信道配置寄存器1(CCRl)軟件設(shè)置產(chǎn)生8種不同的時鐘模式，如表2所列。

本文以外部時鐘模式O為例加以詳細(xì)介紹，主要適用于點對點或點對多點連接，分別同步于收發(fā)引腳。

4 PT7A6525在交換機中的應(yīng)用連接圖
本文給出的示例為單板一主網(wǎng)間通信，采用點對多點、主從方式的串行HDLC通信。連接框圖如圖2所示。其中主網(wǎng)控制板的HDLC控制器作為主，其他單板的HDLC作為從。主網(wǎng)控制板的HDLC按地址輪詢其他單板，只有輪詢到的單板可以應(yīng)答。
單板的接收線經(jīng)驅(qū)動連到HDLC控制器。單板的發(fā)送線經(jīng)驅(qū)動后再送到背板。此驅(qū)動的輸出受單板的邏輯控制，具體控制分幾種情況：a．上電復(fù)位時，邏輯控制為高阻輸出。b．MCU死機時，引起復(fù)位，也控制為高阻輸出，以防止單板長期占用總線。c．當(dāng)輪詢此單板時，單板發(fā)送數(shù)據(jù)前先使能輸出，發(fā)送結(jié)束后再置為高阻，讓出總線。
單板的HDLC控制器采用的是本文介紹的雙路HDLC芯片PT7A6525直接與HDLC芯片(如主網(wǎng)控制層用PT7A6632)相連。A6～A0為協(xié)議控制器的寄存器地址選擇，單片機可以讀／寫這些寄存器，串口可以傳送／接收數(shù)據(jù)包，也可以連接到數(shù)字傳輸媒介或數(shù)字接口電路，如MT8972、MT8980等。例如TxD和RxD可以與MT8980的母線相連。

5 PT7A6525數(shù)據(jù)讀／寫應(yīng)用實例
根據(jù)前面的介紹，參考圖2的應(yīng)用連接圖(具體接口圖可參考芯片手冊等)可以控制寄存器，達(dá)到所需的目的。在實際應(yīng)用中，文中給出點到點模式的讀取和發(fā)送數(shù)據(jù)子程序?qū)嵗?，以供參考?p>

5．1 讀取數(shù)據(jù)
PT7A6525數(shù)據(jù)的讀取在外部中斷里實現(xiàn)。當(dāng)有數(shù)據(jù)到達(dá)時，INT拉低，微處理器產(chǎn)生中斷，可以在外部中斷服務(wù)程序中操作。