摘要：在以MC68360為核心的某型網絡通信設備中，采用Am79C940作為網絡接口。設計Am79C940和MC68360的接口硬件電路，使用MC68360的2個IDMA通道在中斷控制方式下，分別從Am79C940收/發(fā)數(shù)據(jù)。通過建立中斷服務例程和緩沖鏈表數(shù)據(jù)結構，設計實現(xiàn)了基于Nucleus操作系統(tǒng)的網絡驅動程序。運行實測表明接口工作性能穩(wěn)定可靠，滿足實際應用要求。
關鍵詞：Am79C940；MC68360；網絡接口；Nucleus操作系統(tǒng)；驅動程序

1 引言
在開發(fā)某型號網絡通信設備，采用Freescale 683XX系列MC68360為系統(tǒng)主處理器。MC68360是一款性能比較強大的處理器，集成了支持包括HDLC、UART在內多種通信控制協(xié)議的I／O通道，非常適合通信數(shù)據(jù)處理功能。但是，由于其內部缺少以太網絡接口，無法滿足網絡設備應用功能，因此，需要尋求設計外部網絡接口。這里提出采用Am79C940網絡接口器件與MC68360接口，通過中斷控制和DMA方式實現(xiàn)網絡數(shù)據(jù)傳輸?shù)脑O計方案。

2 Am79C940簡介
Am79C940是一款用于提高網絡系統(tǒng)設計靈活性的網絡接口控制器MACE(Media Access Controller for Ethernet)，包括了IEEE 802.3標準協(xié)議里的介質訪問控制層(MAC)和物理信號層(PLS)，支持25 MHz鐘頻，適用于由一個中央處理器通過DMA方式來訪問多個分散I／O外設組成的系統(tǒng)。Am79C940具有以下特點：支持IEEE 802．3／ANSI 8802-3和以太網標準；高速16位同步總線接口，允許2或3個周期操作選擇；獨立的接收(128字節(jié))和發(fā)送(136字節(jié))FIFO；直接讀寫內部寄存器和FIFO；支持DMA控制器或I／O處理器對FIFO直接訪問；外部地址檢測和過濾功能(EADI)；內/外自環(huán)功能。
Am79C940采用先進的模塊化結構和通用接口的設計，BIU(總線接口單元)是主系統(tǒng)和FIFO之間的接口，提供了系統(tǒng)控制信號和對內部所有寄存器的訪問。有2個地址獨立的數(shù)據(jù)收/發(fā)FIFO，允許在寫XMTFIFO的同時，RCVFIFO接收；在其內部FIFO對于BIU來說是16位寬，但是，對外通過驅動地址總線和CS、R/W來進行16位或8位的讀寫操作，高低字節(jié)順序可通過寄存器設置。Am79C940內部結構如圖1所示。

在Am79C940上電后典型的初始化步驟如下：寫B(tài)IUCC寄存器來改變字節(jié)交換模式，設置發(fā)送開始點XMTSP；寫IMR中斷寄存器來設置中斷屏蔽；設置UTR寄存器的loop工作模式；寫PLSCC寄存器的PORTSEL位和ENDPLSIO位來選擇10BASE-T接口；設置IAC內部地址組態(tài)寄存器的ADDRCHG和PHYADDR位，然后將網絡MAC地址寫入PADR寄存器；最后，寫MACCC寄存器，允許接收和發(fā)送。需要注意的是操作必須保證在系統(tǒng)上電后有1 ms延時再進行，以保證MACE鎖相環(huán)路穩(wěn)定，否則將無法正常收發(fā)數(shù)據(jù)。

3 接口硬件設計
在硬件設計中，MC68360和Am79C940之間采用16位總線接口，Am79C940共有5個地址線ADD0～ADD4，對應尋址內部32個8位寄存器和2個16位的FIFO，因此，Am79C940內部的寄存器地址需要乘以2映射到系統(tǒng)的邏輯地址空間，設計時采用CPU地址線A1～A5分別接ADD0～ADD4，高8低8字節(jié)選擇引腳BE0和BE1接地的方式。
考慮到MC68360實時操作系統(tǒng)的處理能力，以及Am79C940內部FIFO的深度，為了提高網絡接口的工作效率，滿足系統(tǒng)應用的要求，在MC68360和Am79C940之間必須采用中斷控制，DMA方式傳輸數(shù)據(jù)。Am79C940的INTR接MC68360的外部中斷IRQ4。MC68360帶有2個通用IDMA通道。其中IDMA1用于數(shù)據(jù)發(fā)送，IDMA2用于數(shù)據(jù)接收。每個IDMA通道有獨立的請求和響應邏輯，IDMA1的DREQ1接Am79C940的發(fā)送申請TDTREQ，IDMA2的DREQ2接Am79C940的接收申請RTDTREQ。Am79C940的EOF(數(shù)據(jù)幀結束)是輸入/輸出雙向信號，當接收數(shù)據(jù)時作為輸出，表明從FIFO中讀取幀的最后一個字節(jié)，發(fā)送數(shù)據(jù)時作為輸入，表明向FIFO寫入幀的最后一個字節(jié)，因此，將IDMA傳輸結束信號DONE1和DONE2與R／W信號進行邏輯組合后與EOF連接。10BASE-T接口的物理信號經PE-68025適配轉換連接到RJ45上。圖2是MC68360和Am79C940的接口電路。

4 驅動程序設計
系統(tǒng)軟件運行環(huán)境是Nucleus操作系統(tǒng)，這是MentorGraphics公司開發(fā)的嵌入式RTOS產品，具有良好的可移植性和易用性。為此，設計了Am79C940的網絡驅動程序，網絡驅動程序負責從網絡接口控制器讀取網絡上傳送來的數(shù)據(jù)包，以及將待發(fā)送的數(shù)據(jù)寫入網絡接口控制器發(fā)送出去。通常，網絡接口使用中斷驅動機制，一個中斷使CPU暫時將正常處理掛起，跳轉到設備驅動程序執(zhí)行；此時由設備驅動程序完成重置硬件中斷，準備收／發(fā)下一幀數(shù)據(jù)等操作，使網絡接口繼續(xù)工作。因此，網絡接口驅動程序總體按功能分為設備初始化和收發(fā)中斷處理兩大部分：
(1)設備初始化 通過系統(tǒng)創(chuàng)建一個網絡初始化任務來實現(xiàn)，主要完成Nucleus Net協(xié)議棧數(shù)據(jù)結構的初始化，向操作系統(tǒng)注冊用于處理收發(fā)的低級中斷；初始化網絡接口控制器的硬件寄存器和IDMA的硬件寄存器設置。
(2)收發(fā)中斷處理 通過創(chuàng)建一個MACE_LISR低級中斷服務例程，根據(jù)Am79C940的中斷狀態(tài)，進行數(shù)據(jù)收／發(fā)的DMA操作，以及設置使事件標志。
驅動程序利用Nucleus的內存管理特性，在初始化時建立一個空閑緩沖鏈表(MEM_Buffer_Freelist)，從網絡接收數(shù)據(jù)時，由中斷服務例程向空閑緩沖鏈申請一個接收緩沖塊，如果申請成功，將緩沖塊加入接收數(shù)據(jù)鏈表(MEM_Buffer_List)中，并且初始化緩沖塊的長度和數(shù)據(jù)存放指針，然后啟動IDMA2通道，將Am79C940的RCVFIFO的數(shù)據(jù)讀入緩沖塊中，并激活一個高級中斷例程(HISR)設置一個Buffers_Available事件，通知上層TCP/IP協(xié)議棧處理接收到的數(shù)據(jù)包；往外發(fā)送數(shù)據(jù)時，將TCP/IP協(xié)議棧的數(shù)據(jù)加入發(fā)送緩沖隊列(device->dev_transq)，發(fā)送巾斷產生后先釋放掉隊列中已經發(fā)送過的數(shù)據(jù)緩沖，并檢查如果隊列中還有新的數(shù)據(jù)等待發(fā)送，則啟動IDMA1通道，將新數(shù)據(jù)寫入XMTFIFO發(fā)送出去。網絡驅動程序的功能結構如圖3所示。

調試中發(fā)現(xiàn)，在系統(tǒng)總線工作時產生的總線異常錯誤會引起IDMA通道結束工作，此時，造成收發(fā)數(shù)據(jù)丟失等異常情況。其解決辦法是設計一個IDMA_LISR低級中斷例程，在IDMA異常中斷時激活，對IDMA通道重新復位并初始化。

4 運行測試
按照設備設計要求，主要從以太網接口的物理功能，數(shù)據(jù)傳送性能，可靠性等方面來對以太網接口及驅動程序進行運行測試。測試采用將2臺相同設備的接口用網線對連，設備只運行驅動程序，單向發(fā)(收)，即一臺只從固定緩沖區(qū)中讀取定長數(shù)據(jù)包重復發(fā)送，另一臺則只將數(shù)據(jù)包重復接收至固定緩沖。設備分別通過JTAG仿真器在PC機上進行動態(tài)跟蹤調試，得到部分數(shù)據(jù)如表1所列。

可見單向發(fā)(收)最大數(shù)據(jù)傳輸數(shù)率接近10 Mb／s，接近硬件性能指標；數(shù)據(jù)包較短時沒有接近10 Mb／s，是因為在傳輸過程中，如果操作次數(shù)比較頻繁，CPU處理時間占相當大的比重，就會降低效率。通過較長時間數(shù)據(jù)傳輸測試，經監(jiān)測收發(fā)中斷產生正常，無數(shù)據(jù)包丟失、誤碼，能識別網絡異常(物理鏈路丟失等)情況，并在鏈路恢復后重新收發(fā)數(shù)據(jù)，因此接口及驅動程序的功能正常，穩(wěn)定可靠。

5 結語
Am79C940網絡接口控制器件面向嵌入式應用設計，支持IEEE 802．3標準，提供16位系統(tǒng)總線接口可以比較方便實現(xiàn)與MC68360的連接，所有的數(shù)據(jù)傳輸都通過簡單的存儲器或I／O讀寫指令進行，通過中斷和DMA方式和處理器進行高速數(shù)據(jù)交換，尤其適用于存在多個分散I／O外設備和一個通過DMA方式訪問外設的中央處理器場合。利用Am79C940在MC68360微處理器系統(tǒng)上設計以太網接口，并設計實現(xiàn)Nucleus操作系統(tǒng)上的驅動程序，完成對以太網接口初始化和數(shù)據(jù)收發(fā)的中斷處理，通過建立緩沖鏈表數(shù)據(jù)結構，實現(xiàn)網絡層和硬件層的數(shù)據(jù)傳遞。