隨著采用純PCI Express(PCIe)系統(tǒng)的逐漸普及，許多常用端點(diǎn)解決方案正在針對(duì)PCIe連接進(jìn)行重新設(shè)計(jì)。

這些解決方案包括網(wǎng)絡(luò)接口卡(NIC)、存儲(chǔ)主機(jī)總線適配器(HBA)、圖形卡、并口卡以及以前采用PCI和/或PCI-X接口的大量其它I/O功能卡。然而，許多端點(diǎn)芯片一直沒有重新設(shè)計(jì)成純PCIe芯片，而且事實(shí)上許多芯片根本就沒有計(jì)劃要這樣做。本文將討論P(yáng)CIe端點(diǎn)解決方案是采用純 PCIe芯片，還是采用PCI(或PCI-X)芯片再加上PCIe-to-PCI/PCI-X橋所要考慮的因素。

這些橋產(chǎn)品已經(jīng)上市，它們?yōu)槎它c(diǎn)設(shè)計(jì)師提供了快速升級(jí)到PCIe的捷徑，并能在純PCIe的系統(tǒng)板上構(gòu)建PCI/PCI-X插槽。業(yè)界最初的預(yù)想是只有當(dāng)所有端點(diǎn)解決方案都采用純PCIe芯片時(shí)這些橋才有市場(chǎng)。然而，在PCIe系統(tǒng)面市數(shù)年后，仍有不少端點(diǎn)解決方案沒有采用純PCIe接口進(jìn)行重新設(shè)計(jì)。是否要將端點(diǎn)芯片升級(jí)到PCIe，需要考慮不少因素，其中包括純PCIe芯片實(shí)現(xiàn)成本與市場(chǎng)機(jī)會(huì)的比較、端點(diǎn)的性能要求，以及開發(fā)純PCIe方案所要求的PCIe IP的可用性和兼容性。

我們可以通過下面三個(gè)接近真實(shí)世界的案例研究中所進(jìn)行的折衷處理，來看看其中蘊(yùn)含了哪些設(shè)計(jì)決策：1)開發(fā)新的純PCIe的CPU芯片解決方案，并利用該芯片創(chuàng)建SATA RAID控制器插卡；2)在現(xiàn)有純PCI-X芯片上增加橋以建立PCIe SCSI主機(jī)總線適配器(HBA)；3)在采用純PCIe芯片的最新GPU做的圖形卡上增加橋以建立PCI連接。

要不要采用橋所需考慮的因素有哪些呢？為了簡(jiǎn)化討論過程，我們假設(shè)具有足夠性能和帶寬的純PCI-X解決方案已經(jīng)投產(chǎn)，那么所需考慮的問題是使用純PCI-X解決方案再加上連接PCIe的橋，還是開發(fā)全新的ASIC，并用PCIe鏈路替代PCI-X總線。

使用橋來加快產(chǎn)品上市降低開發(fā)成本

使用橋與現(xiàn)有PCI/PCI-X解決方案有兩大充足理由：一是上市時(shí)間(TTM)，二是開發(fā)成本。在TTM方面的優(yōu)勢(shì)非常明顯：使用兩種現(xiàn)成的成功解決方案可以使設(shè)計(jì)師直接進(jìn)入電路版圖設(shè)計(jì)階段，從而可以留出大量開發(fā)時(shí)間用于產(chǎn)品驗(yàn)證階段。之所以能夠?qū)崿F(xiàn)TTM優(yōu)勢(shì)，是因?yàn)閬碜孕滦酒O(shè)計(jì)、創(chuàng)建新掩模組以及驗(yàn)證和認(rèn)證新芯片所需時(shí)間顯著減少。這些工作通常要花一年多的時(shí)間，這么長(zhǎng)的時(shí)間可以直接留給板卡開發(fā)。TTM延遲將導(dǎo)致嚴(yán)重的收入損失，因?yàn)楫?dāng)新芯片設(shè)計(jì)出來時(shí)，競(jìng)爭(zhēng)性解決方案已被客戶選用，而本公司當(dāng)前設(shè)計(jì)會(huì)被淘汰。

另外，純PCIe解決方案的開發(fā)成本相當(dāng)高昂。事實(shí)上對(duì)較低批量的項(xiàng)目來說這是不可逾越的障礙，因?yàn)樗鼰o法消化包括2.5Gbps PCIe鏈路在內(nèi)的芯片所要求的上百萬美元費(fèi)用。

純PCIe方案可降低制造成本，縮小板級(jí)占用空間

當(dāng)開發(fā)出帶PCIe鏈路的新型ASIC芯片時(shí)，就不再需要增加橋這樣的產(chǎn)品了。另外，與橋相關(guān)的電路板面積以及支持PCI或PCI-X總線所需的引腳都可以消除。原總線接口要求100多個(gè)引腳，采用純PCIe方案則可以減少到4個(gè)(針對(duì)PCIe x1鏈路而言，若是x4鏈路引腳數(shù)量則為16)。這種引腳數(shù)量的減少同樣可以降低ASIC成本，減小外形尺寸。