4．軟件設(shè)計(jì)

　　程序設(shè)計(jì)分為主程序與子程序兩部分。主程序用于系統(tǒng)硬件的初始化，顯示多路計(jì)時(shí)狀態(tài)。子程序用于讀取計(jì)時(shí)器的值，并送出顯示，框圖見(jiàn)下：

　　5.系統(tǒng)的實(shí)現(xiàn)

　　5.1 用于跑步計(jì)時(shí)輸入電路的設(shè)計(jì)

　　在多路定時(shí)系統(tǒng)用于跑步計(jì)時(shí)，存在跑步終止信號(hào)正確識(shí)別問(wèn)題。我們?cè)诿總€(gè)跑道的終點(diǎn)處，上下設(shè)置5路紅外線檢測(cè)裝置，為了確保無(wú)能運(yùn)動(dòng)員胸部以上部位到達(dá)終點(diǎn)為有效到達(dá)，因此要求5路信號(hào)中，有兩路以上信號(hào)有效時(shí)才產(chǎn)生跑步終止信號(hào)。

　　5.2 用可編程芯片實(shí)現(xiàn)接口電路

　　用FPGA(Field Programmable Gate Array )芯片實(shí)現(xiàn)上述電路具有可靠性高，電路簡(jiǎn)單的特點(diǎn)。在實(shí)現(xiàn)跑步計(jì)時(shí)系統(tǒng)的輸入電路時(shí)，每一跑道至少具有5個(gè)信號(hào)，8個(gè)跑道共有40個(gè)以上的輸入信號(hào)，因此采用可編程芯片可大大減少芯片的數(shù)量。而核心計(jì)時(shí)電路采用3片8253芯片，為減少芯片數(shù)量，我們采用可編程芯片實(shí)現(xiàn)。

　　圖5為計(jì)時(shí)器部分信號(hào)仿真結(jié)果，其中NX1為時(shí)鐘信號(hào)，TLA、THA為計(jì)時(shí)器的低6位及高8位，RAMDI為定時(shí)器初值。

　　6. 結(jié)論

　　用可編程芯片加PCI接口芯片設(shè)計(jì)多路精密定時(shí)系統(tǒng)，在實(shí)際工作中具有廣泛的實(shí)際意義。用于跑步計(jì)時(shí)器中，尚需考慮啟動(dòng)信號(hào)與結(jié)束信號(hào)問(wèn)題，特別是結(jié)束信號(hào)處理問(wèn)題。