該系統(tǒng)主要由話音信號處理、系統(tǒng)邏輯控制、傳輸復(fù)分接、時鐘處理4個單元組成。其中，話音信號處理單元主要由ML7204和簡單外圍器件組成，完成模擬話音信號與G．729A壓縮編碼信號之間的相互轉(zhuǎn)換；系統(tǒng)邏輯控制單元由PicoBlaze內(nèi)核組成，完成與ML7204的數(shù)據(jù)傳輸；傳輸復(fù)分接單元由FPGA片內(nèi)邏輯單元組成，完成拆、組幀及并、串轉(zhuǎn)換。時鐘處理單元為ML7204提供高穩(wěn)定時鐘信號。
由話機模擬電路輸出的模擬話音信號經(jīng)話音信號處理單元，實現(xiàn)PCM編碼、G．729A壓縮編碼，再通過并行MCU I／F接口輸出速率為8 kHz的G．729A壓縮編碼數(shù)據(jù)，系統(tǒng)邏輯控制單元讀取壓縮編碼數(shù)據(jù)，并送往傳輸復(fù)分接單元，進(jìn)行組幀、并串轉(zhuǎn)換，最終輸出成幀的串行碼流。相應(yīng)地成幀的串行碼流先進(jìn)入傳輸復(fù)分接單元進(jìn)行幀同步檢測，讀取真正的話音數(shù)據(jù)，串并轉(zhuǎn)換后，再傳輸至系統(tǒng)邏輯控制單元，由PicoBl-aze內(nèi)核將并行話音數(shù)據(jù)發(fā)送至話音信號處理單元，話音數(shù)據(jù)經(jīng)解壓縮、PCM解碼，恢復(fù)模擬話音信號。
ML7204的數(shù)據(jù)傳輸采用總線方式，即A[7：0]、D[7：0]分別是8位數(shù)據(jù)、地址總線；FROB、FRlB、INTB、CSB、RDB、WRB分別為讀使能、寫使能、中斷、片選、讀信號、寫信號。ML7204有10 ms幀和20 ms幀兩種數(shù)據(jù)幀格式，這里采用10 ms幀格式。ML7204以10 ms為周期全雙工并行工作。每隔10 ms，ML7204拉低讀使能信號FROB，表示已經(jīng)準(zhǔn)備好完整的一幀數(shù)據(jù)，外部PicoBlaze微處理器通過連續(xù)10次拉低片選信號CSB、讀信號RDB讀出一幀數(shù)據(jù)。相應(yīng)，每隔10 ms，ML7204拉低寫使能信號FRlB，表示解碼處理新的一幀數(shù)據(jù)，外部PicoBlaze微處理器可以通過連續(xù)10次拉低片選信號CSB、寫信號WRB寫入一幀數(shù)據(jù)。圖4是ML7204電路原理圖。

4 系統(tǒng)軟件設(shè)計
該系統(tǒng)軟件主要是對ML7204初始化配置、工作狀態(tài)控制．ML7204的配置方式是修改控制寄存器。工作時，F(xiàn)PGA內(nèi)嵌PicoBlaze內(nèi)核首先對ML7204復(fù)位，復(fù)位成功后，PicoBlaze內(nèi)核通過MCU I／F接口修改控制寄存器，設(shè)置其工作方式，包括語音編碼方式、語音信號幅度、數(shù)據(jù)幀長度等，最后FPGA內(nèi)部邏輯處理單元配合PicoBlaze內(nèi)核完成分組語音數(shù)據(jù)的讀寫及傳輸。ML7204共有48個控制寄存器CR0～CR47，分別對應(yīng)于地址00H～2FH，每個控制寄存器有8 bit數(shù)據(jù)，分別標(biāo)識不同的配置選項。保留地址80H、81H分別對應(yīng)分組話音編解碼數(shù)據(jù)的讀、寫地址。圖5為軟件工作流程。