基于PowerPC的光纖通道接口卡設(shè)計(jì)
加入技術(shù)交流群
Xilinx公司提供的EDK開發(fā)工具是一種專門針對(duì)FPGA內(nèi)部嵌入式處理器的集成開發(fā)工具包，主要的軟件設(shè)計(jì)由EDK中的子工具包SDK完成。用戶可以通過集成在EDK中的XPS來調(diào)用各種工具完成嵌入式系統(tǒng)平臺(tái)的搭建工作。
EDK10．1版本較之9．1版本有很大的變化，其中軟核版本升級(jí)到7．1，IBM CoreConneet總線標(biāo)準(zhǔn)中的OPB總線被PLB總線代替，還提供了豐富的外圍IP可供選擇。光纖通道接口卡的FPGA實(shí)現(xiàn)架構(gòu)如圖2所示。
(1)PowerPC處理器和高速存儲(chǔ)器通過PLB高速總線互聯(lián)在一起構(gòu)成嵌入式操作系統(tǒng)和軟件系統(tǒng)的運(yùn)行平臺(tái)。
(2)用戶接口IP提供一個(gè)方便的接口，供外部設(shè)備操控接口卡芯片，亦可對(duì)該芯片的工作狀態(tài)進(jìn)行動(dòng)態(tài)監(jiān)控。
(3)采用FPGA芯片內(nèi)部集成的可編程高速串行收發(fā)器RoeketI／O來負(fù)責(zé)數(shù)據(jù)的發(fā)送和接收。
(4)在數(shù)據(jù)發(fā)送端，硬件通過DMA方式讀取與序列和交換管理有關(guān)的隊(duì)列，然后根據(jù)隊(duì)列中的信息，確定每個(gè)幀頭的內(nèi)容，再通過DMA方式讀取管理內(nèi)存中的數(shù)據(jù)并組裝成幀發(fā)送出去；在數(shù)據(jù)接收端，硬件接收到幀后，通過DMA方式寫到內(nèi)存中，軟件負(fù)責(zé)將幀重組為序列，再將序列重組成交換。
3 IPIF模塊
由于PLB總線接口協(xié)議非常復(fù)雜，為了讓用戶可以更便捷地實(shí)現(xiàn)總線與用戶IP的交互，Xilinx公司提供了在用戶IP核和PLB v4．6總線標(biāo)準(zhǔn)之間的一個(gè)雙向的PLBV46_Slave_Single接口協(xié)議模塊IPIF，如圖3所示。
其中的Slave Attachment結(jié)構(gòu)提供了Slave運(yùn)行的基礎(chǔ)功能，它在PLB總線和IPIC之間執(zhí)行協(xié)議和時(shí)序的轉(zhuǎn)換。用戶IP的用戶邏輯接口需按照IPIC接口標(biāo)準(zhǔn)來設(shè)計(jì)，才能通過IPIF成功掛接到PLB總線上。
利用集成在EDK的XPS工具中Create／Import Peripheral Wizard(添加外設(shè)向?qū)Чぞ?，以對(duì)話框的形式可以很便捷地配置IPIF模塊，以Master／Slave的方式將用戶自定制IP核掛接到PLB總線上，通過ISE1O．1環(huán)境綜合驗(yàn)證模塊的正確性。然后再利用此工具，將經(jīng)過驗(yàn)證正確的IP核導(dǎo)入EDK環(huán)境下，這樣就成功建立了一個(gè)IP核的通用模板。最后再在相應(yīng)的．VHD文件中添加用戶功能代碼，即可完成基于PLB總線接口的用戶自定制IP核的添加。
結(jié)語
本文設(shè)計(jì)的光纖通道接口卡芯片采用Xilinx公司推出的新一代嵌入式硬核PowerPCA40，利用EDK開發(fā)工具，在Virtex5系列FPGA開發(fā)平臺(tái)上實(shí)現(xiàn)了接口卡芯片的基本功能，支持點(diǎn)對(duì)點(diǎn)拓?fù)浣Y(jié)構(gòu)和仲裁環(huán)拓?fù)浣Y(jié)構(gòu)，為用戶自定制IP核的開發(fā)應(yīng)用提供了一定的參考。
本文引用地址：http://www.biyoush.com/article/156776.htm
評(píng)論