全球衛(wèi)星導航具有政治、經(jīng)濟、軍事等多方面的重要意義，世界各大國和國家集團都在競相發(fā)展全球定位衛(wèi)星系統(tǒng)。目前4大衛(wèi)星導航系統(tǒng)(GPS，Galileo，GLONASS以及中國的BD-2)并存的格局日漸端倪，多個導航衛(wèi)星星座的建立使多星座兼容操作成為可能。對多星座兼容接收機而言，同一時刻可視衛(wèi)星的數(shù)量增加，一方面使系統(tǒng)的可用性得到了提高，另一方面使衛(wèi)星的選擇范圍擴大，有利于我們采用選星策略去選擇位置更好的衛(wèi)星，提高定位精度等。GPS是目前世界上最成熟的衛(wèi)星導航系統(tǒng)，BD-2是我國自主研發(fā)的新一代衛(wèi)星導航系統(tǒng)。目前，對G-PS／BD-2兼容接收機的研究還處于起步階段。針對GPS和BD-2開展研究，對于我國國家經(jīng)濟安全和國防安全意義重大。
隨著GPS抗干擾技術的發(fā)展，為了實現(xiàn)數(shù)字波束形成，在此基礎上,加上某種自適應抗干擾算法，現(xiàn)代的GPS接收機一般都采用陣列天線，要求有多個天線接收通道。因此多通道多載波的DDC設計是實現(xiàn)GPS／SD-2接收機的重要基礎，也是設計實現(xiàn)中的難點，隨著DDC通道數(shù)增加硬件資源開銷增大，增加了硬件設計的困難。這里采用專用數(shù)字下變頻器件ISL5416，結合實際工程需求完成了16陣元GPS／BD-2接收機的DDC設計。

1 系統(tǒng)整體結構設計
1．1 整體結構
該系統(tǒng)設計有16個天線陣元。接收的信號有GPS的L1波段，信號頻帶為(1575.42±1.023)MHz，BD-2的B1波段，信號頻帶為(1561.098± 2.046)MHz。
接收機總體框圖如圖1所示。16個天線分別對應16個射頻通道，射頻通道只是信號通路，信號經(jīng)過射頻通道沒有發(fā)生性質(zhì)變化，只是信號頻譜從射頻搬移到中頻。接收機對北斗和GPS信號的接收共用一個射頻通道，并且這一射頻通道在結構上也更加簡化。ADC輸出的數(shù)字信號仍然屬于多載波的中頻信號，需通過2個DDC通道作下變頻處理從而分別得到GPS和BD-2信號的數(shù)字基帶信號。因此，最終實現(xiàn)16個陣元的信號接收需要32個DDC通道，ISL5416是4通道DDC，8片ISL5416組合的結構能夠?qū)崿F(xiàn)系統(tǒng)要求。

1．2 工作原理
軟件無線電中，信號的解調(diào)是在基帶上完成的，因此基于低通或帶通采樣得到的數(shù)字中頻信號都需要通過數(shù)字正交變頻技術轉(zhuǎn)換為數(shù)字基帶信號。數(shù)字下變頻器是將實數(shù)的數(shù)字中頻信號轉(zhuǎn)換為復數(shù)的數(shù)字基帶信號，其正交性由數(shù)控振蕩器(NCO)輸出的正交本振來保證。經(jīng)下變頻的數(shù)字基帶信號一般都有比較嚴重的過采樣狀態(tài)，因此在下變頻中要進行抽取處理，降低數(shù)據(jù)率，減輕后續(xù)處理的負擔。數(shù)字下變頻框圖如圖2所示。

2 設計實現(xiàn)
2．1 器件選型
目前數(shù)字下變頻器主流實現(xiàn)方案有2種：FPGA方案和ASIC芯片方案。
1)FPGA擅長并行運算和流水線處理，能夠滿足DDC對高速處理需求，另外，由于FPGA設計的靈活性，使DDC模塊能根據(jù)具體系統(tǒng)的需求量身定制，實現(xiàn)資源和性能的優(yōu)化，特別適合一些需要高帶寬或特殊采樣率的場合。其缺點是參數(shù)調(diào)整的靈活性差難以實現(xiàn)可變帶寬，程序的效率和可靠性難以保證，開發(fā)調(diào)試難度大，另外占用FPGA資源較多。
2)由于DDC在無線電系統(tǒng)中應用廣泛，DDC專用芯片(ASIC)的性能經(jīng)過嚴格驗證，其可靠性和穩(wěn)定性相對FPGA程序要高很多，用戶可靈活配置其內(nèi)部參數(shù)以實現(xiàn)不同指標。但ASIC的結構固定，處理性能有一定局限。目前常見的DDC專用芯片有Intersil公司的單通道DDC HSP5001 6，HSP50214．4通道的DDC HSP50216，ISL5416；ADI公司的集成ADC和4／6個DDC通道的AD6654。
綜合考慮該系統(tǒng)設計要求DDC通道數(shù)較多，并要求將寬帶數(shù)字中頻信號中不同載頻和帶寬的信號分離到中頻，因此這里采用ISL5416型DDC。ISL5416是4通道大動態(tài)范圍寬帶可編程DDC，每個通道有獨立的NCO、混頻器、數(shù)字濾波器、AGC和重采樣濾波器，每個通道都可以獨立編程并且實時更新，能夠通過將各個通道級聯(lián)或者多相濾波以增加處理帶寬，其功能框圖如圖3所示。

2．2 DDC電路及參數(shù)設計
本設計系統(tǒng)，信號經(jīng)射頻通道下變頻到中頻后，信號頻帶分別為GPS：(67．42±1．023)MHz，BD-2：(53．098±2．046)MHz。ADC采樣率為80 MHz，對信號進行帶通采樣，根據(jù)帶通采樣原理可設DDC的NCO頻率分別為12．58和26902 MHz。最大信號帶寬為4 MHz，所以可將下變頻信號進行16倍抽取，最后得到I、Q基帶信號以5 MHz的數(shù)據(jù)率輸出，DDC芯片ISL5416系統(tǒng)時鐘也設計為80 MHz，ISL5416有4個獨立的下變頻通道，分別取2個作為GPS和BD-2下變頻通道。ISL5416有4組信號輸入接口，但內(nèi)部交叉開關可以靈活配置輸入連接，所以為了方便硬件電路設計，只選用兩組接口分別接到2個ADC芯片的輸出，再通過芯片交叉開關配置將信號連接分配到4個DDC通道輸入信號接口。同時，ISL5416輸入接口為17位，為了連接14位ADC芯片AD6645的輸出，在硬件設計上，將ISL5416輸入口的低3位接地，高14位接ADC輸入。ISL5416關鍵部分電路原理圖如圖4所示。