摘要 直接序列擴(kuò)頻通信系統(tǒng)以強(qiáng)抗噪聲、低截獲性和多址通信等特點(diǎn)，在軍事及民用移動通信網(wǎng)絡(luò)中得到廣泛應(yīng)用。文中對直序擴(kuò)頻的FPGA實(shí)現(xiàn)技術(shù)進(jìn)行了研究。以QuartusII為開發(fā)工具，建立了一個初步的直接序列擴(kuò)頻通信系統(tǒng)。設(shè)計(jì)了發(fā)射模塊和接收模塊，發(fā)射模塊包括PN碼產(chǎn)生器、擴(kuò)頻調(diào)制器、接收模塊包括匹配濾波器和解擴(kuò)器；給出了上述模塊的實(shí)現(xiàn)電路及仿真結(jié)果。
關(guān)鍵詞 直序擴(kuò)頻；FPGA；PN碼；匹配濾波器

擴(kuò)頻通信是現(xiàn)代通信系統(tǒng)中的一種獨(dú)特的通信方式，其擁有較強(qiáng)的抗干擾、抗多徑性能以及頻譜利用率高、多址通信等諸多優(yōu)點(diǎn)。直接序列擴(kuò)頻被許多現(xiàn)存的和未來的蜂窩通信系統(tǒng)采用，并廣泛應(yīng)用在軍事通信網(wǎng)絡(luò)與系統(tǒng)中。
隨著微電子制造工藝的發(fā)展，可編程邏輯器件取得了長足的進(jìn)步?？梢酝瓿沙笠?guī)模的復(fù)雜組合邏輯與時序邏輯的現(xiàn)場可編程邏輯器件(FPGA)，在電子系統(tǒng)的設(shè)計(jì)中得到越來越廣泛的應(yīng)用。
以Quartus II軟件為開發(fā)工具，利用FPGA實(shí)現(xiàn)了一個基帶直接序列擴(kuò)頻通信系統(tǒng)，其包括發(fā)送模塊和接收模塊兩部分。

1 直序擴(kuò)頻通信系統(tǒng)的基本原理
直接序列擴(kuò)展頻譜系統(tǒng)(Direct Sequece Spread Spectrum Communication Systems，DS-SS)，簡稱直擴(kuò)系統(tǒng)，是用待傳輸?shù)男畔⑿盘柵c高速率的偽隨機(jī)碼波形相乘，去調(diào)制射頻信號的某個參量，來擴(kuò)展傳輸信號的帶寬。原理如圖1所示。

在發(fā)信機(jī)端，待傳輸?shù)臄?shù)據(jù)信號與偽隨機(jī)碼波形相乘形成的復(fù)合碼對載波進(jìn)行調(diào)制，然后由天線發(fā)射。在收信機(jī)端，要產(chǎn)生一個和發(fā)信機(jī)中的偽隨機(jī)碼同步的本地參考偽隨機(jī)碼，對接收信號進(jìn)行解擴(kuò)。解擴(kuò)后的信號送到解調(diào)器解調(diào)，恢復(fù)出傳送的信息。

2 直序擴(kuò)頻通信系統(tǒng)發(fā)送模塊的設(shè)計(jì)與實(shí)現(xiàn)
發(fā)射子系統(tǒng)主要包括信息碼的輸入模塊、擴(kuò)頻偽隨機(jī)碼的產(chǎn)生模塊及擴(kuò)頻模塊。
2．1 信息碼輸入模塊
該模塊提供系統(tǒng)仿真及調(diào)試用的輸入數(shù)據(jù)源，數(shù)據(jù)固化在ROM中。設(shè)置為200字長、1位寬。設(shè)計(jì)ROM的地址控制模塊，以給定的時鐘驅(qū)動一個計(jì)數(shù)器來循環(huán)產(chǎn)生地址信息，使得ROM中存儲的待發(fā)射信息循環(huán)不斷的輸出。
利用Verilog語言設(shè)計(jì)地址控制模塊，利用QuartusⅡ提供的LPM定制ROM模塊，用原理圖設(shè)計(jì)生成頂層實(shí)體，可得如圖2所示的電路及圖3所示仿真結(jié)果。

從結(jié)果可以看出，在時鐘控制下，地址輸入端循環(huán)產(chǎn)生地址信息使ROM中的數(shù)據(jù)循環(huán)輸出。