摘要：對(duì)直接擴(kuò)頻通信同步系統(tǒng)進(jìn)行了研究，使用PN碼作為擴(kuò)頻序列，利用其良好的自相關(guān)性，提出一種新式的滑動(dòng)相關(guān)法使收發(fā)端同步，并給出該系統(tǒng)的FPGA實(shí)現(xiàn)方法。利用ISE 10．1開發(fā)軟件仿真驗(yàn)證，證明此方法可以提高運(yùn)算速度，減少捕獲時(shí)間。
關(guān)鍵詞：擴(kuò)頻通信；滑動(dòng)相關(guān)；FPGA

0 引言
擴(kuò)頻通信系統(tǒng)具有容量大、抗干擾能力強(qiáng)、保密性好等優(yōu)點(diǎn)。但是如果收發(fā)兩端PN碼的頻率和相位不同步，解擴(kuò)后的數(shù)據(jù)只是一片噪聲。擴(kuò)頻通信系統(tǒng)的關(guān)鍵技術(shù)之一PN碼同步包含捕獲和跟蹤兩個(gè)過程，本文只對(duì)捕獲過程做重點(diǎn)研究。
最簡(jiǎn)單的串行捕獲方法是滑動(dòng)相關(guān)法，本文在原有方法上加以改進(jìn)，使得捕獲的速度更快，實(shí)時(shí)性更強(qiáng)。

1 滑動(dòng)相關(guān)的基本原理
滑動(dòng)相關(guān)法是利用PN碼良好的相關(guān)特性，在接收端與發(fā)送端相位不對(duì)齊時(shí)相關(guān)值很小，而當(dāng)它們相位對(duì)齊時(shí)做相關(guān)運(yùn)算會(huì)輸出一個(gè)很大的峰值。
如圖1所示，接收信號(hào)與本地產(chǎn)生的PN碼做相關(guān)運(yùn)算，如果計(jì)算結(jié)果小于預(yù)設(shè)門限值，則門限鑒別器會(huì)控制PN碼移位控制時(shí)鐘，在此時(shí)鐘驅(qū)動(dòng)下，碼產(chǎn)生器產(chǎn)生的偽隨機(jī)序列移動(dòng)一個(gè)相位繼續(xù)和接收信號(hào)做相關(guān)運(yùn)算。直到計(jì)算結(jié)果大于某一門限值時(shí)，表示完成對(duì)接收信號(hào)的捕獲，門限鑒別器就不再控制PN碼移位，而給跟蹤單元使能信號(hào)，讓跟蹤單元開始工作。

這種方法最大的優(yōu)點(diǎn)是實(shí)現(xiàn)簡(jiǎn)單，但是如果接收信號(hào)和本地PN碼不對(duì)齊，需要不斷對(duì)本地碼移位并重新計(jì)算判決，速度慢，實(shí)時(shí)性不好，本文對(duì)滑動(dòng)相關(guān)法進(jìn)行改進(jìn)，系統(tǒng)性能提高明顯。

2 改進(jìn)滑動(dòng)相關(guān)法的FPGA實(shí)現(xiàn)
改進(jìn)滑動(dòng)相關(guān)捕獲法的FPGA實(shí)現(xiàn)包括以下模塊：信號(hào)存儲(chǔ)模塊、PN碼存儲(chǔ)模塊、乘法器模塊、積分器模塊和門限鑒別模塊。原理框圖如圖2所示。

采樣得到的接收信號(hào)存于信號(hào)存儲(chǔ)器中，本地PN碼不再由PN碼產(chǎn)生器生成，而是事先存于FPGA內(nèi)部的存儲(chǔ)器中。相關(guān)運(yùn)算時(shí)不滑動(dòng)本地PN碼，直接由存儲(chǔ)器中讀取，每采樣一次滑動(dòng)一次接收端存儲(chǔ)單元數(shù)據(jù)，通過后續(xù)單元并行計(jì)算并完成一次相關(guān)判決，這樣可以提高運(yùn)算速度，發(fā)端發(fā)完一組完整PN碼就可以完成信號(hào)的捕獲。算法每個(gè)單元具體實(shí)現(xiàn)過程將在下文具體闡述。