目前，在多數(shù)保密通信沒備中，主要采用通用CPU和專用硬件電路控制密碼專用芯片來實現(xiàn)兩種方式的密碼運算。采用前者控制密碼專用芯片時，需要選用一種具有靈活性高、維護容易、升級方便等特點的性能優(yōu)良的通用微處理器GPP(General Purpose Processor)，但由于通用微處理器指令的局限性，使密碼專用芯片達不到其最佳性能，嚴重影晌了保密通信的速度；采用專用硬件電路直接控制密碼專用芯片，雖然可使密碼專用芯片的性能達到最高，但由于其功能只依賴于密碼專用芯片及其外圍器件，使得靈活性差、開發(fā)周期比較長。

由此可見，無論采用上面哪種方式，由于密碼專用芯片的運算處理與控制分離，限制了密碼數(shù)據(jù)處理性能，制約了系統(tǒng)整體速度。針對上述問題，通過分析多種密碼算法，本文提出一種基于處理器設計思想的顯式并行指令計算結構(EPIC的可編程密碼處理器架構，實現(xiàn)了速度與靈活性的折衷。

1 密碼算法分析

1.1 典型的密碼算法及其應用

現(xiàn)針對七種分組密碼算法和兩種雜湊函數(shù)即DES、IDEA、Rijndael、RC6、Serpent、Twofish、Mars、MD5和SHA進行分析。

分組密碼算法是一個將比特明文映射成n比特密文的雙射函數(shù)，n為其分組長度，它的加密與解密過程具有相同的密鑰，因此又稱為對稱密碼算法。而雜湊函數(shù)是一種將任意長度的消息壓縮為某一固定長度的消息摘要的函數(shù)，它主要用十數(shù)字簽名、消息的完整性檢測和消息的起源認證檢測等方面。

DES算法(數(shù)據(jù)加密標準)是第一代公開的完全說明實現(xiàn)細節(jié)的被世界公認的分組密碼算法。其最初設計者是IBM公司，并取得了它的專利權。在隨后的二十多年中，DES算法作為一種典型的分組密碼算法，被廣泛地應用于保護商業(yè)數(shù)據(jù)的安全(如銀行系統(tǒng)等)。

IDEA算法(國際數(shù)據(jù)加密算法)公布于1992年，足IPES標準，因廣泛應用于email加密認證軟件(PGP)中而聞名。

Riindael是1998年公布的，并于2000年在由NIST(美國國家標準技術研究所)主持的AES評選中獲勝，此后Rijndael算法也稱為AES算法，成為逐漸代替DES的新的加密標準。

RC6、Serpent、Twofish和Mars算法是與Rijndael算法一起參評的AES候選算法，它們都不同程度地體現(xiàn)了分組密碼算法的設計原則，對應用密碼學的發(fā)展產生了相當大的影響。

MD5消息摘要函數(shù)是由RSA算法的設計者之一Rivest提出的一種單向散列函數(shù)，它不基于任何假設和密碼體制，采用了直接構造的方法，處理速度非?？?。

SHA是1993年公布的聯(lián)邦信息處理標準(FIPS-180)的安全散列標準，由NIST提出并于1995年推出了其修訂版，通稱為SHA-1。

1.2 密碼算法中的基本操作

在分析上述算法的基礎上，提取出各個算法的核心操作類型，并總結出它們的基本操作分別為以下六類：S盒操作、比特置換操作、算術運算、邏輯運算、移位操作和有限域乘法運算。其中算術運算包括模加／減和模乘運算，邏輯運算則由‘與 i、‘或 i、‘非 i和‘異或 i組成，表1詳細列出了它們在各種算法中的具體應用，如DES算法中主要使用了S盒操作、比特置換、異或和移位操作。

2 可編程密碼處理器體系結構設計

在典型的可編程密碼處理器結構(AFPC)中，EPIC結構開發(fā)的是標量操作之間的隨機并發(fā)性，并且增加了功能部件的個數(shù)。不相關的指令由編譯顯式地編入到一個超長的機器指令字中，并發(fā)射到流水線，在各個功能部件中并發(fā)執(zhí)行，指令級并行度為4～8。這種結構的硬件控制相對簡單，在計算密集型應用時內在并行性很明顯。且不需要很多轉移預測。在這種結構上運行指令能夠達到較高的實際指令級并行度。正是由于以上特點，EPIC結構在很大程度上符合了密碼算法的需求，即計算密集且順序執(zhí)行。

可編程密碼處理器體系結構的硬什結構如圖1所示，整個處理器包括三部分：數(shù)據(jù)通路、控制單元和輸入／輸出接口電路。

數(shù)據(jù)通路是處理器的關鍵部件之一，包含F(xiàn)UO～FU5共6個可并行執(zhí)行的功能單元、32個32bit通用寄存器、4×32個32bit密鑰寄存器和回寫單元。

功能單元是處理器執(zhí)行指令運算的核心，由若干個密碼運算模塊組成。其中，F(xiàn)UO～FU3內部運算模塊的組成與結構完全相同，輸入為3個32bit運算數(shù)據(jù)，其中2個來自通用寄存器堆、1個來自密鑰寄存器堆，輸出的運算結果亦為32bit。FUO～FU3內部分別設置了7個運算模塊，分別為S盒運算模塊、模加，減運算模塊、模乘運算模塊、32bit移位運算模塊、有限域乘法運算模塊、二輸入邏輯運算模塊、三輸入邏輯運算模塊。FU4內部設置了1個128bit，置換運算模塊，輸入為12個32bit運算數(shù)據(jù)，其中8個來自通用寄存器堆，4個來自密鑰寄存器堆。FU5內部設置了1個128bit移位運算模塊，輸入也為12個32bit運算數(shù)據(jù)，其中8個來自通用寄存器堆，4個來自密鑰寄存器堆。

上述這些運算模塊功能不是單一的，而是可重構的。表2中給出了4個可重構運算模塊所支持的模式。

除了上述運算模式可重構外，各運算模塊根據(jù)具體情況還支持運算前增加‘異或 i操作、運算后增加‘異或 i操作或者運算前后都增加‘異或 i操作。由于‘異或 i操作延時很小，它的加入并不影響運算的關鍵路徑，這就使得密碼運算時減少了單一‘異或 i操作的時鐘，從而減少了整個運算的時鐘數(shù)，并且不影響整體性能。表3中給出了Rijndael算法輪運算流程，采用有限域乘法運算后加入‘異或 i操作，時鐘周期數(shù)由4減為3，10輪運算將減少10個時鐘周期。

控制單元完成指令存取、指令譯碼、指令存儲器地址生成等工作，協(xié)調處理器內部指令與外部用戶命令正確執(zhí)行。

輸入／輸出接口電路包括16個32bit輸入寄存器、16個32bit輸出寄存器、4個數(shù)據(jù) 長度計數(shù)器、1個32bit命令寄存器等，完成指令、運算數(shù)據(jù)從32bit數(shù)據(jù)總線裝載到指令存 儲器和輸人寄存器以及運算結果從內部通用寄存器寫入輸出寄存器等操作。