數(shù)字相關(guān)器是CCSK信息解調(diào)的關(guān)鍵部件，通過相關(guān)器進(jìn)行CCSK信息解調(diào)有兩種不同的邏輯電路架構(gòu)，包括兩級串聯(lián)型相關(guān)處理算法電路和多極并行數(shù)字相關(guān)器。無輪哪種CCSK相關(guān)解調(diào)器，其核心都是數(shù)字相關(guān)器，而數(shù)字相關(guān)器分為全加器型數(shù)字相關(guān)器和流水線加法器型數(shù)字相關(guān)器。這兩種數(shù)字相關(guān)器的原理框圖如圖3所示。

2．1 兩級串聯(lián)型CCSK數(shù)字相關(guān)器算法設(shè)計

兩級串聯(lián)型CCSK相關(guān)解調(diào)邏輯電路一般由兩個全加器型數(shù)字相關(guān)器級聯(lián)而成。如采用32 bit m序列擴(kuò)頻碼的系統(tǒng)，可將兩個32 bit相關(guān)器級聯(lián)成64 bit相關(guān)器，其m序列本地碼可設(shè)置成兩個同樣的m序列：

{a31，a30，a29，…，a2，a1，a0，a31，a30，a29，…，a2，a1，a0}

當(dāng)輸入基帶碼流信號為m序列的某一種32 bit循環(huán)移位碼時，相關(guān)器就會輸出相應(yīng)的相關(guān)峰信號。其過程如下：

輸入基帶碼流為32 bit m序列的原碼時(時間次序為{a31，a30，a29，…，a2，a1，a0})，當(dāng)碼流與第一段本地碼對應(yīng)緩沖器內(nèi)的本地序列{a31，a30，a29，…，a2，a1，a0}一致時，相關(guān)器就會輸出第一相關(guān)峰；在采樣同步時鐘的驅(qū)動下，輸入碼流進(jìn)入第二段本地碼對應(yīng)緩沖器內(nèi)，此后，當(dāng)碼流與相關(guān)器的本地序列{a31，a30，a29，…，a2，a1，a0}一致時，相關(guān)器就會輸出第二相關(guān)峰。

當(dāng)輸入信號是擴(kuò)頻碼m序列的1次循環(huán)移位碼時，只有當(dāng)輸入碼流信號被驅(qū)動到{a30，a29，…，a2，a1，a0，a31}的位置上時，相關(guān)器才輸出相關(guān)峰信號。相對于0次循環(huán)移位碼產(chǎn)生的相關(guān)峰，其時序延遲了一個碼片單位。依次類推，當(dāng)輸入信號是擴(kuò)頻碼m序列的N(0≤N≤31)次循環(huán)移位碼時，通?？梢缘玫窖舆tN個碼片時間的相關(guān)峰。圖4所示是相關(guān)峰時序延遲示意圖。

通過計算相關(guān)峰輸出時間同基準(zhǔn)(0延遲)相關(guān)峰之間的時間差，可以提取調(diào)制在信號上的信息數(shù)據(jù)N：

N=(數(shù)據(jù)相關(guān)峰字符時間-基準(zhǔn)相關(guān)峰字符時間)／碼片時間

采用兩級串聯(lián)型CCSK相關(guān)解調(diào)邏輯電路解調(diào)CCSK信息消耗的硬件資源較少，但由于要對相關(guān)峰進(jìn)行定時檢測以及消除部分相關(guān)峰，因此，對電路的處理時序較為嚴(yán)格，只能采用全加器型數(shù)字相關(guān)器來實現(xiàn)。而流水線加法器數(shù)字相關(guān)器由于不具有實時歸零功能，無法實現(xiàn)兩級級聯(lián)，因此不適合兩級串聯(lián)型CCSK相關(guān)解調(diào)邏輯電路的相關(guān)器。