厚膜電阻依靠玻璃基體中粒子間的接觸形成電阻。這些觸點構(gòu)成完整電阻，但工作中的熱應變會中斷接觸。由于大部分情況下并聯(lián)，厚膜電阻不會開路，但阻值會隨著時間和溫度持續(xù)增加。因此，與其他電阻技術(shù)相比，厚膜電阻穩(wěn)定性差 (時間、溫度和功率)。

由于結(jié)構(gòu)中成串的電荷運動，粒狀結(jié)構(gòu)還會使厚膜電阻產(chǎn)生很高的噪聲。給定尺寸下，電阻值越高，金屬成份越少，噪聲越高，穩(wěn)定性越差。厚膜電阻結(jié)構(gòu)中的玻璃成分在電阻加工過程中形成玻璃相保護層，因此厚膜電阻的抗?jié)裥愿哂诒∧る娮琛?p>金屬箔電阻

將具有已知和可控特性的特種金屬箔片敷在特殊陶瓷基片上，形成熱機平衡力對于電阻成型是十分重要的。然后，采用超精密工藝光刻電阻電路。這種工藝將低 TCR、長期穩(wěn)定性、無感抗、無 ESD 感應、低電容、快速熱穩(wěn)定性和低噪聲等重要特性結(jié)合在一種電阻技術(shù)中。

這些功能有助于提高系統(tǒng)穩(wěn)定性和可靠性，精度、穩(wěn)定性和速度之間不必相互妥協(xié)。為獲得精確電阻值，大金屬箔晶片電阻可通過有選擇地消除內(nèi)在“短板”進行修整。當需要按已知增量加大電阻時，可以切割標記的區(qū)域 (圖2)，逐步少量提高電阻。

圖2

合金特性及其與基片之間的熱機平衡力形成的標準溫度系數(shù)，在0 °C 至 + 60 °C 范圍內(nèi)為 ± 1 ppm/°C (Z 箔為0.05 ppm/°C) (圖3)。

圖3

采用平箔時，并聯(lián)電路設計可降低阻抗，電阻最大總阻抗為 0.08 uH。最大電容為 0.05 pF。1-kΩ 電阻設置時間在 100 MHZ以下小于 1 ns。上升時間取決于電阻值，但較高和較低電阻值相對于中間值僅略有下降。沒有振鈴噪聲對于高速切換電路是十分重要的，例如信號轉(zhuǎn)換。

100 MHZ 頻率下，1-kΩ 大金屬箔電阻直流電阻與其交流電阻的對比可用以下公式表示：

交流電阻/直流電阻 = 1.001

圖4: 大金屬箔電阻結(jié)構(gòu)

金屬箔技術(shù)全面組合了高度理想的、過去達不到的電阻特性，包括低溫度系數(shù)(0 °C 至 + 60 °C 為 0.05 ppm/°C)，誤差達到 ± 0.005 % (采用密封時低至 ± 0.001 %)，負載壽命穩(wěn)定性在 70 °C，額定加電2000小時的情況下達到 ± 0.005 % (50 ppm)，電阻間一致性在 0 °C 至 + 60 °C 時為 0.1 ppm/°C，抗 ESD 高達 25 kV。

性能要求

當然并非每位設計師的電路都需要全部高性能參數(shù)。技術(shù)規(guī)格相當差的電阻同樣可以用于大量應用中，這方面的問題分為四類：

(1) 現(xiàn)有應用可以利用大金屬箔電阻的全部性能升級。

(2) 現(xiàn)有應用需要一個或多個，但并非全部“行業(yè)最佳”性能參數(shù)。

(3) 先進的電路只有利用精密電阻改進的技術(shù)規(guī)格才能開發(fā)。

(4) 有目的地提前計劃使用精密電阻滿足今后升級要求 (例如，利用電阻而不是有源器件保持電路精度，從而節(jié)省成本，否則僅僅為了略微提高性能則要顯著增加成本)。