傳統(tǒng)的雷達信號處理系統(tǒng)的設(shè)計是根據(jù)具體的需求確定算法流程以及硬件結(jié)構(gòu)的。這導(dǎo)致了系統(tǒng)升級的困難加大。當(dāng)信號處理的內(nèi)容改變、要求處理的數(shù)據(jù)量加大、改進處理算法時,必須對整個系統(tǒng)進行重新設(shè)計。利用軟件無線電的原理,可以構(gòu)建通用的硬件平臺,輔之以必要的軟件系統(tǒng),能實現(xiàn)各種信號處理功能。

本結(jié)構(gòu)采用高速浮點DSP(ADSP-21161N)。ADSP-21161N集成了一個性能優(yōu)良的浮點DSP核和豐富的在片功能,并且提供了實用可靠的多處理器互聯(lián)及并行處理的方式。以六片ADSP-21161N構(gòu)成的多處理器結(jié)構(gòu)具有強大的處理能力,可以完成各種高速實時信號處理功能。

實時信號處理要求巨大的計算量與超高速的計算速度,而現(xiàn)在的單片DSP很難滿足要求,因此必須采用合理的多DSP并行計算結(jié)構(gòu)。雷達信號處理的特點要求處理結(jié)點具有大的I/O帶寬,以實現(xiàn)高數(shù)據(jù)吞吐能力。通用的系統(tǒng)還必須支持多種算法,因此應(yīng)能根據(jù)不同并行算法的要求靈活地改變多DSP并行計算的拓撲結(jié)構(gòu),并提供方便多樣的相互通信手段。

1 ADSP-21161N芯片簡介

ADSP-21161N是美國ADI公司近期推出的功能強大的32bit浮點DSP芯片,采用超級哈佛結(jié)構(gòu),擁有多條內(nèi)部總線、高速運算單元、大容量存儲器、靈活多樣的外部接口。它的核心工作頻率可達100MHz,外部總線工作頻率可達50MHz。由于其內(nèi)部包括兩組處理單元,每組又運用三級流水線結(jié)構(gòu)進行處理,故而運算處理速度可以達到600MIPS,以此來實現(xiàn)DSP的低工作頻率、高處理能力的功能可以降低功耗。

大容量內(nèi)部雙端口SRAM,容量可達到1Mbit,分成兩個存儲區(qū),一個周期可同時完成指令代碼及操作數(shù)的存取,并可任意設(shè)置成16位、32位或48位字寬,給不同的應(yīng)用帶來了方便。

主機(HOST)與多處理器接口無需外部電路,依靠片內(nèi)總線仲裁邏輯和DMA控制器的支持,能夠方便地構(gòu)成緊耦合的共享總線/共享存儲器的并行系統(tǒng)。在片的SDRAM控制器,可直接管理SDRAM,多DSP之間可以很好地協(xié)調(diào)共同使用SDRAM,從而構(gòu)成一個一體化的處理系統(tǒng)。

兩套雙向高速LINK數(shù)據(jù)傳輸口,每套LINK口受獨立的DMA控制器、發(fā)送/接收數(shù)據(jù)FIFO的支持,可進行最高達100MB/s的高速數(shù)據(jù)傳輸,大大提高了并行處理能力,可借以構(gòu)成松耦合的分布式并行系統(tǒng)。

另外,還有SPI端口、可編程I/O管腳(FLAG)以及同步串口等通信端口。

2 多處理器系統(tǒng)基本結(jié)構(gòu)

在多處理器系統(tǒng)中,處理器節(jié)點之間的通信通常使用兩種方案:一種方案是使用專門的點對點通信信道;另一種方案是節(jié)點之間通過一個共享的全局存儲器和一條并行總線進行通信。這兩種解決方案則構(gòu)造了兩種多DSP結(jié)構(gòu),即數(shù)據(jù)流式結(jié)構(gòu)和簇式結(jié)構(gòu)。

2.1 數(shù)據(jù)流式多處理器結(jié)構(gòu)

數(shù)據(jù)流式多處理器結(jié)構(gòu)應(yīng)用ADSP-21161N的鏈路口進行點對點通信。系統(tǒng)的算法可以分解成多個部分,分別由多個處理器節(jié)點執(zhí)行,并將數(shù)據(jù)按順序放到由處理器節(jié)點構(gòu)成的“流水線”上。這樣的系統(tǒng)結(jié)構(gòu)特別適合于對計算帶寬要求高、靈活性要求低的應(yīng)用。但作為一個通用的處理平臺,必須做到靈活性強,因此本文所介紹的系統(tǒng)并沒有應(yīng)用數(shù)據(jù)流式結(jié)構(gòu),而是簇式結(jié)構(gòu)。

2.2 簇式多處理器結(jié)構(gòu)

簇式多處理器結(jié)構(gòu)適合于需要一定靈活性的應(yīng)用,特別是當(dāng)一個系統(tǒng)必須能夠支持多種不同任務(wù),而其中一些可能需要并發(fā)運行的情況。簇式多處理器結(jié)構(gòu)如圖1所示。

ADSP-21161N的內(nèi)部存儲器是針對滿足多處理器系統(tǒng)I/O的需要設(shè)計的,片內(nèi)的雙口RAM允許在處理器核進行雙數(shù)據(jù)訪問的同時進行全速的處理器間傳送,而不需要從處理器核竊取周期使處理器保持完整的100MIPS、600MFLOPS的性能。通過軟件的設(shè)計,6片ADSP-21161N組成的一個統(tǒng)一的簇式多處理器系統(tǒng),可以將多處理器配置成數(shù)據(jù)并行或者是控制并行系統(tǒng)。由于各處理器節(jié)點內(nèi)核之間不相互制約,這樣一個系統(tǒng)可以達到3600MFLOPS的運算速度,對于通常的信號處理工作完全可以做到實時處理。