摘 要：擴大同步動態(tài)隨機存儲器(SDRAM)的容量是提升嵌入式產品性能的關鍵問題。這里基于Intel公司的PXA255處理器提出一種大容量sDRAM的硬件設計方法，并在微軟提供的板級支撐包(BSF’)的基礎上編寫了一套在win―dows CE嵌入式操作系統(tǒng)下支持此硬件設計的驅動程序。該方法不僅在本平臺上取得了較好的結果，且可以移植到Intel更加高端的27x系列處理器中，為嵌入式系統(tǒng)產品具備大容量內存提供了方法。
關鍵詞：WindoWs CE；動態(tài)隨機存儲器；啟動程序；地址映射

隨著嵌入式產品的發(fā)展，各種嵌入式操作系統(tǒng)，以及嵌入式上層應用軟件層出不窮。這就對大容量SDRAM的需求日益增強。目前用于嵌入式產品中的存儲器主要有FLASH和SDRAM。FLASH作為靜態(tài)存儲器，被應用于存放啟動代碼和操作系統(tǒng)內核，SDRAM作為動態(tài)存儲器，被應用于存放實時更新的數據信息。在此，采用Intel的PXA255處理器。使用32 MB的NOR FLASH作為放置啟動代碼和操作系統(tǒng)的靜態(tài)存儲空間，使用256 MB的SDRAM作為動態(tài)存儲空問，使用2 GB的CF卡作為應用程序和數據的存儲空間，并與液晶顯示屏、音頻、觸摸一起構成一個功能強大的嵌入式體系。

1 隨機存儲器介紹
隨機存儲器主要分為靜態(tài)隨機存儲器(SRAM)、動態(tài)隨機存儲器(DRAM)及SDRAM。1個SRAM單元通常由4～6個晶體管組成，當這個SRAM單元被賦予O或者1的狀態(tài)之后，它會保持這個狀態(tài)直到下次被賦予新的狀態(tài)或者斷電之后才會更改或者消失。SRAM的讀寫速度相對比較快，而且比較省電，但是存儲1 b的信息需要4～6只晶體管。DRAM和SDRAM必須在一定的時間內不停地刷新才能保持其中存儲的數據，但存儲1 b的信息只要1只晶體管就可以實現(xiàn)。在數據讀寫的過程中，SRAM，DRAM及SDRAM均有不同的工作方式。DRAM和SDRAM相對于SRAM增加了多路尋址技術，即利用2個連續(xù)的周期傳輸地址數據，達到使用一半的地址線，以完成SRAM同樣功能的目的。SDRAM相對于DRAM不僅提出了多Bank的工作模式，并且SDRAM與CPU和芯片組共享時鐘，芯片組可以主動地在每個時鐘的上升沿發(fā)給sDRAM控制命令。

2 硬件設計方案
2．1 SDRAM工作原理
SDRAM本身是由多個Bank區(qū)域構成，對SDRAM的操作實際上是通過區(qū)域片選信號對單獨Bank進行的操作。SDRAM中單個Bank的讀取過程如圖1所示。

(1)通過地址總線將行地址傳輸到地址引腳；
(2)RAS(行地址使能信號)被激活，這樣行地址被傳送到行地址門閂線路中；
(3)行地址解碼器根據接收到的數據選擇相應的行；
(4)wE(寫使能信號)引腳確定不被激活，所以SDRAM知道它不會進行寫操作；
(5)列地址通過地址總線傳輸到地址引腳；
(6)CAS(列地址使能信號)引腳被激活，這樣地址被傳送到列地址門閂線路中；
(7)DQM(輸出使能)引腳被激活，數據向外輸出。
這就完成了一個單Bank的讀操作，在讀取數據的過程中行列地址的尋址過程是通過兩個時鐘周期實現(xiàn)的，在第一個時鐘周期使能行地址，下一個時鐘周期使能列地址，這就實現(xiàn)了地址線的復用。
SDRAM寫入的過程和讀取過程是基本一樣的，只需要將wE信號激活。
2．2 硬件設計
對于SDRAM的硬件設計需要確定3個方面的內容：通過處理器的特性選擇SDRAM的型號；確定SDRAM地址線、數據線的連接方式；確定SDRAM控制信號線的連接方式。
2．2．1 SDRAM的選擇
該平臺處理器選擇Intel公司XSCALE架構的PXA255，它針對于SDRAM有4根專用的動態(tài)片選信號，能夠支持4塊內存區(qū)域，如圖2所示。

其中每塊區(qū)域所能支持到的最大物理地址為64 MB。并且每一塊內存區(qū)域均可使用16 b或32 b的SDRAM。
在硬件設計過程中考慮到硬件使用的可調節(jié)性，采用8片16 b×4 MB×4 Bank的SDRAM，共搭建了256 MB的極限存儲空間。其中，SDRAM選擇型號為三星公司的K4S561632E。