摘要 低功耗嵌入式系統(tǒng)設(shè)計(jì)的能量消耗問(wèn)題是近幾年來(lái)在嵌入式系統(tǒng)設(shè)計(jì)中普遍關(guān)注的難點(diǎn)與熱點(diǎn)，它嚴(yán)重制約著嵌入式系統(tǒng)的應(yīng)用及發(fā)展。本文以降低嵌入式系統(tǒng)所耗電能為目標(biāo)，提出了嵌入式系統(tǒng)降低功耗的綜合措施，并對(duì)低功耗嵌入式系統(tǒng)各種經(jīng)典措施進(jìn)行優(yōu)化改進(jìn)，使之充分發(fā)揮降低功耗的作用。最后闡述了該解決措施尚存在的一些關(guān)鍵問(wèn)題，并對(duì)低功耗嵌入式系統(tǒng)的前景和發(fā)展進(jìn)行了評(píng)述。
關(guān)鍵詞 低功耗硬件設(shè)計(jì) 低功耗軟件設(shè)計(jì) DVS DPM

引 言
隨著嵌入式系統(tǒng)應(yīng)用的迅速發(fā)展，PDA和移動(dòng)電話等便攜式裝置深入到生產(chǎn)生活的各個(gè)角落，嵌入式系統(tǒng)市場(chǎng)有迅速增長(zhǎng)趨勢(shì)。嵌入式系統(tǒng)一般是由電池來(lái)供給電能的，而且大多數(shù)嵌入式設(shè)備都有體積和重量的約束。減少電能消耗不僅能延長(zhǎng)電池的壽命，縮短用戶更換電池的周期，而且能提高系統(tǒng)性能與減小系統(tǒng)開(kāi)銷，甚至能起到保護(hù)環(huán)境的作用。

1 嵌入式系統(tǒng)功耗分析
研究微處理器的低功耗設(shè)計(jì)技術(shù)，首先必須了解它的功耗來(lái)源。如圖1所示，從高層次仿真得出的結(jié)論可以看出，通過(guò)開(kāi)關(guān)級(jí)功率模擬所獲得的高性能CPU的功率分布關(guān)系。其中，時(shí)鐘功耗所占比例最大，包括時(shí)鐘發(fā)生、驅(qū)動(dòng)器、時(shí)鐘樹(shù)、鎖存器和所有時(shí)鐘負(fù)擔(dān)的器件；數(shù)據(jù)通路的功耗僅次于時(shí)鐘，主要包括執(zhí)行單元、總線和寄存器文件；片上存儲(chǔ)器的功耗主要由存儲(chǔ)器的大小以及存儲(chǔ)陣列的電路和物理結(jié)構(gòu)所決定；控制單元和I／O的功耗通常占整個(gè)芯片功耗的一小部分。

2 嵌入式系統(tǒng)低功耗設(shè)計(jì)
低功耗設(shè)計(jì)是一個(gè)復(fù)雜的綜合性課題。就流程而言，包括功耗建模、評(píng)估以及優(yōu)化等；就設(shè)計(jì)抽象層次而言，包括自硬件底層至應(yīng)用程序?qū)拥乃谐橄髮哟?，而目前低功耗設(shè)計(jì)大都在操作系統(tǒng)層實(shí)施，如圖2所示。同時(shí)，功耗優(yōu)化與系統(tǒng)速度和面積等指標(biāo)的優(yōu)化密切相關(guān)，需要折中考慮。下面根據(jù)各部分在嵌入式系統(tǒng)中的不同層次，討論常用的低功耗設(shè)計(jì)技術(shù)及具體應(yīng)用。

2．1 低功耗硬件設(shè)計(jì)
低功耗硬件設(shè)計(jì)是嵌入式系統(tǒng)降低功耗的重要內(nèi)容。因此，需要從系統(tǒng)內(nèi)部結(jié)構(gòu)設(shè)計(jì)、系統(tǒng)時(shí)鐘設(shè)計(jì)和低功耗模式等幾方面采用特定的方法(例如，門(mén)控時(shí)鐘和可變頻率時(shí)鐘、并行結(jié)構(gòu)與流水線技術(shù)、低功耗單元庫(kù)、低功耗狀態(tài)機(jī)編碼、Cache低功耗設(shè)計(jì)等)來(lái)實(shí)現(xiàn)系統(tǒng)硬件節(jié)能設(shè)計(jì)。下面介紹門(mén)控時(shí)鐘和可變頻率時(shí)鐘的應(yīng)用。時(shí)鐘是惟一在所有時(shí)間都充放電的信號(hào)，而且很多情況下引起不必要的門(mén)的翻轉(zhuǎn)，因此降低時(shí)鐘的開(kāi)關(guān)活動(dòng)性將對(duì)降低整個(gè)系統(tǒng)的功耗產(chǎn)生很大的影響。門(mén)控時(shí)鐘包括門(mén)控邏輯模塊時(shí)鐘和門(mén)控寄存器時(shí)鐘。門(mén)控邏輯模塊時(shí)鐘對(duì)時(shí)鐘網(wǎng)絡(luò)進(jìn)行劃分，如果在當(dāng)前的時(shí)鐘周期內(nèi)，系統(tǒng)沒(méi)有用到某些邏輯模塊，則暫時(shí)切斷這些模塊的時(shí)鐘信號(hào)，從而顯著降低開(kāi)關(guān)功耗。圖3為采用“與”門(mén)實(shí)現(xiàn)的時(shí)鐘控制電路。門(mén)控寄存器時(shí)鐘的原理是當(dāng)寄存器保持?jǐn)?shù)據(jù)時(shí)，關(guān)閉寄存器時(shí)鐘，以降低功耗。門(mén)控時(shí)鐘易引起毛刺，必須對(duì)信號(hào)的時(shí)序加以嚴(yán)格限制，并對(duì)其進(jìn)行仔細(xì)的時(shí)序驗(yàn)證。