式中，T0(n)為同步信號周期，T1(n)為二階濾波后的結(jié)果，T(n)為頻率相位修正后的結(jié)果。A為頻率修正系數(shù)，B為相位修正系數(shù)。
基于TMS320F28l2實現(xiàn)數(shù)字鎖相環(huán)(DPLL)的基本原理如圖4所示。算法過程如下：

(1)設(shè)置捕獲單元為上升沿捕獲，當同步信號脈沖的上升沿到達到，計數(shù)器2從零開始計數(shù)，當下一個脈沖上升沿到達時，捕獲計數(shù)器2的值，得到同步信號的周期值T0(n)。
(2)開放定時器1的下溢中斷，當計數(shù)器l為零時即進入下溢中斷，立即讀取并記錄此刻計數(shù)器2的值，如圖4中點M，該值即為相位差θ(n)，將其存入到相應寄存器中，等待程序調(diào)用。
(3)調(diào)用相關(guān)變量，基于鎖相環(huán)基本算式，計算得到新的周期值T(n)。
(4)判斷T(n)是否在頻率限定范圍之內(nèi)，限幅處理后，將T(n)作為計數(shù)器1下一周期的周期值，這樣在每個周期都進行調(diào)節(jié)便可實現(xiàn)鎖相的目的。
考慮到移相PWM信號的發(fā)生，這里需設(shè)置計數(shù)器l為連續(xù)增減計數(shù)模式，所以實際載入周期寄存器的值的需再除以2。
移相PWM信號的發(fā)生原理如圖5所示。設(shè)置定時／計數(shù)器1(GPl)為連續(xù)增減計數(shù)模式，設(shè)A和A′兩點對應于比較單元l(CMPl)，B和B′對應于比較單元2(CMP2)。比較單元1與比較單元2分別輸出兩路互補的脈沖信號。在GPl的下溢中斷和周期匹配中斷及時改變定時器比較寄存器的值，即可產(chǎn)生所需的移相PWM信號。

比較寄存器值的算法如下：

其中，TPR(n)為定時器l的周期值，date1和date2為兩個變量值。改變datel與date2的差值，即可得到移相角可控的PWM輸出。
設(shè)移相臂的滯后角度為β，則

由式(3)可知，當datel=0，date2=TPR(n)時，移相角β最大，此時移相范圍為0～π，但在DSP的程序設(shè)計中datel(A點)是不能取零的，所以在這種算法下，移相角的范圍與datel的最小取值有關(guān)。