摘要：介紹了一種基于模型的DDS芯片的設(shè)計(jì)方法。根據(jù)DDS基本原理,在MATLAB環(huán)境下建立模型,用System Generator產(chǎn)生VHDL程序,并在ISE軟件中編寫仿真和控制程序,最后在Spartan-3E Starter Kit開發(fā)板上實(shí)現(xiàn)設(shè)計(jì)。與傳統(tǒng)的FPGA編程設(shè)計(jì)方法相比,本文所介紹的方法可以避免繁瑣的編程工作、節(jié)省時(shí)間并降低出錯(cuò)概率。實(shí)驗(yàn)結(jié)果證明了這種設(shè)計(jì)方法的可行性。

　　0 引言

　　1971 年，美國學(xué)者J.Tierncy.C.M.Rader 和B. Gold 應(yīng)用全數(shù)字技術(shù)，從相位概念出 發(fā)給出了直接合成波形的一種新的頻率合成原理， 這就是DDS （ Direct DIGITAL Synthesizer）,直接數(shù)字合成技術(shù)。近幾年超高速數(shù)字電路的發(fā)展尤其是大規(guī)模超高速FPGA 技術(shù)日漸成熟，以及對DDS 的深入研究，使得DDS 的最高工作頻率以及噪聲性能已接近并達(dá) 到與鎖相頻率合成器相當(dāng)?shù)乃絒1]。與其它頻率合成方法相比，DDS 具有頻率轉(zhuǎn)換時(shí)間短、 頻率分辨率高、輸出相位連續(xù)、可編程、全數(shù)字化、易于集成等突出優(yōu)點(diǎn)。本文提出的方法 基于Xilinx 公司和它的合作者聯(lián)合提出的XtremeDSP 解決方案，從系統(tǒng)結(jié)構(gòu)設(shè)計(jì)直接映射 到基于FPGA 的DSP 系統(tǒng)硬件實(shí)現(xiàn)。在這種基于模型的設(shè)計(jì)技術(shù)中，利用Simulink 的圖形化 界面由系統(tǒng)的技術(shù)條件建立系統(tǒng)的數(shù)學(xué)模型，通過算法對模型進(jìn)行仿真優(yōu)化，再轉(zhuǎn)化成IP 核實(shí)現(xiàn)。System generator 同Simulink 模型工具結(jié)合，可以將算法參數(shù)化、最優(yōu)化，并可 自動從行為級的系統(tǒng)模型轉(zhuǎn)換到FPGA 實(shí)現(xiàn)，不需手工重設(shè)，從而避免了繁瑣的編程工作， 大大節(jié)省了開發(fā)時(shí)間并降低了出錯(cuò)的概率。

　　1 DDS 的基本原理