（1）設置控制字節(jié)TB1為外部時鐘模式的格式為：1xxxxx11B,其中xxxxx用來控制通道及轉換模式;

（2）使CPU采用通用I/O線,并使CS為低;

（3）CPU發(fā)送TB1,同時接受一個字節(jié)RB1,并將其舍去;

（4）使CPU再發(fā)送一個字節(jié)（00h）,同時再接受一字節(jié)RB2;

（5）讓CPU再發(fā)送一字節(jié)（00h）,同時再接受一字節(jié)RB3;

（6）為CS為高電平。

圖2給出了這一過程的時序圖。其中字節(jié)RB2、RB3包含了轉換的結果,首位和屬3位都為0。全部轉換過程的時間主要由時鐘的頻率及二字節(jié)間的空閑時間來決定,為避免T/H的過多衰減,應保證其全部轉換時間不超過120μs。

2.4 數(shù)據(jù)輸出

在單極輸入模式中,輸出為無符號二進制數(shù);在雙極模式中,輸出為二進制補碼數(shù),數(shù)據(jù)在時鐘的下降沿輸出,MSB在前。

2.5 時鐘模式

MAX146/147可采用內部或外部時鐘模式來進行連續(xù)逼近的轉換,還可驅動模數(shù)轉換的每一步。當控制字節(jié)的最后一位輸入后,SSTRB升高一個時鐘周期,并在12個時鐘脈沖的每個下降沿將轉換后的連續(xù)逼近的位發(fā)送到引腳上。當CS為高時,SSTFRB和DOUT為高阻狀態(tài),在CS的下降沿,SSTRB輸出個邏輯低電平。整個轉換過程須在幾毫秒內完成,否則,轉換的結果會被采樣保持的電容所衰減。在串行時鐘的頻率低于100kHz時,應采用內部時鐘模式,否則,采用間隔時間將超過120μs。

3 與TMS320F206的接口設計

TMS320F206與MAX147的外部時鐘模式接口電路如圖3所示。啟動轉換和經串口傳送數(shù)據(jù)須經以下幾個步驟：

（1）將TMS320F206的CL：KK和CLKR引腳以及MAX147的SCLK引腳設置為輸入狀態(tài)和上升沿有效,且都工作在外部時鐘方式。

（2）在TMS320F206的XF引腳輸出低電平以驅動MAX147的引腳,從而使MAX147可從DIN引腳接收到控制字節(jié)。

（3）向MAX146/147寫入形如10001111的字節(jié),以使MAX147可工作在單端、單極、外部時鐘模式,000表示MAX146/147的第一管腳為模擬信號輸入端。

（4）MAX147的SSTRB引腳的輸出用于給TMS320F206的FSR引腳提供輸入信號,SSTRB的下降沿表示轉換正在進行,該下降沿同時可作為TMS320F206的幀同步信號來通知TMS320F206準備接收數(shù)據(jù)。

（5）在接下來的16個時鐘信號的每一個下降沿,TMS320F206將讀出轉換結果的每一個數(shù)據(jù)補充位,與轉換結果無關,應舍去。

（6）變CS為高電平,以使MAX147處于低功耗狀態(tài),直到下一次啟動轉換時,再使之變?yōu)榈碗娖健?img onload="if(this.width>620)this.width=620;" onclick="window.open(this.src)" style="cursor:pointer" style="ZOOM: 1" src="http://uphotos.eepw.com.cn/fetch/20130729/152048_2_1.jpg" border="0" />

4 MAX146/147的參考接線方法

為使MAX46/147更好地工作,推薦使用印刷電路板,盡量不用漆包線連接。在印刷電路板布線時,應把數(shù)據(jù)線和模擬回路彼此分開,同時應禁止數(shù)據(jù)線和模擬線平行布置,也不能在MAX146/147的下面穿行數(shù)據(jù)線。

圖4所示為推薦的接線方法。即將所有的模擬地接到輸入端的模擬地的一個點上,將所有的數(shù)據(jù)地同樣也接到一個點上,然后再連接在這兩點,而其它的數(shù)字地則不能接到模擬輸入的起始端點上。為減小地線上噪聲,輸入端的地線應盡量短,且電阻盡可能小。

電源線上的高頻干擾也會影響A/D轉換的正確轉換工作,為此,圖4中在MAX146/147的電源輸入腳VDD與上述的模擬地輸入起點間并聯(lián)了兩個電容,其值分別為1μF和0.1μF,同時應使電容的兩個管腳盡量短,以減小從電源上引入干擾。在電源上干擾幅值很大時,可按圖中所示在VDD和電源間再接一個10Ω的電阻,組成一個低通濾波器。