函數(shù)checkBus查詢狀態(tài)寄存器的麗來判斷I2C總線忙／閑狀態(tài)，checkProgres函數(shù)查詢狀態(tài)寄存器的PIN來判斷總線數(shù)據(jù)是否傳輸完成。為了便于觀察讀出的數(shù)據(jù)和寫入的數(shù)據(jù)是否一致，通常將程序包含在while語句中。

4 實(shí)驗(yàn)驗(yàn)證

將硬件系統(tǒng)生成的下載文件燒寫到FPGA芯片上并運(yùn)行C代碼程序，用QuartusII自帶的SignahapII邏輯分析儀對(duì)I2C總線上的數(shù)據(jù)進(jìn)行觀察。圖3為所得到的波形，信號(hào)由上至下分別為CMOS2／CMOS1上的I2C總線信號(hào)m_sclk_2、m_sda_2、m_sclk_1、m_sda_1。前半部分給CMOS1寫入0x06、0x07，然后讀出；后半部分對(duì)CMOS2寫入相同的數(shù)并讀出。此波形滿足MT9M011圖像傳感器時(shí)序讀寫要求。

5 系統(tǒng)擴(kuò)展

在需要多路CMOS配置的應(yīng)用中，使用該I2C控制IP可以很容易地實(shí)現(xiàn)多路并行CMOS寄存器配置。例如，8路并行CMOS配置系統(tǒng)：在電路板上焊接8片CMOS傳感器芯片，通過對(duì)分配器3路信號(hào)的控制 將使能并行加載到8塊CMOS芯片，3路控制信號(hào)和使能信號(hào)通過對(duì)SOPC系統(tǒng)的PIO接口模塊的控制來實(shí)現(xiàn)，配置數(shù)據(jù)的傳輸則在I2C控制IP的控制下完成。電路板結(jié)構(gòu)簡(jiǎn)單，系統(tǒng)容易實(shí)現(xiàn)。

結(jié) 語

本文所介紹的I2C IP可作為自定義組件加載到SOPC系統(tǒng)中，使系統(tǒng)的設(shè)計(jì)更為靈活，功能擴(kuò)展上具有較大的潛力。在采用CMOS圖像傳感器的成像系統(tǒng)中，I2C接口應(yīng)用普遍，本文通過給出該IP應(yīng)用實(shí)例，說明了該IP的使用具有廣闊的前景和較高的應(yīng)用價(jià)值。