摘 要：根據(jù)WCDMA多信道復(fù)用、高速率業(yè)務(wù)以及終端系統(tǒng)在功耗，性能，體積等方面的一系列要求，提出了一種基于時(shí)隙（slot）調(diào)度信道編解碼模塊中各子處理單元的方案，可使整個(gè)模塊資源配置更加優(yōu)化，執(zhí)行效率更高?？紤]到DSP處理器和大規(guī)模FPGA各自突出的性能特點(diǎn)，本文采用DSP和FPGA協(xié)同處理來實(shí)現(xiàn)整個(gè)方案。
關(guān)鍵字：WCDMA；信道編解碼；時(shí)隙；DSP；FPGA；中斷；

0 引言
WCDMA支持高速率傳輸，并且同時(shí)滿足不同速率和質(zhì)量要求的業(yè)務(wù)復(fù)用。這就要求信道編解碼模塊必須采用一種靈活的業(yè)務(wù)復(fù)用方案，高效、動(dòng)態(tài)的進(jìn)行多信道處理[1]。而由于終端設(shè)備在功耗、實(shí)時(shí)性及存儲(chǔ)要求等方面的特殊性，使整個(gè)系統(tǒng)的實(shí)現(xiàn)變得更加復(fù)雜。
隨著DSP處理器和大規(guī)模FPGA技術(shù)在近些年的高速發(fā)展，DSP+FPGA的硬件架構(gòu)能完全支持上述這些復(fù)雜技術(shù)的實(shí)現(xiàn)[1]。但由于該硬件架構(gòu)需要相應(yīng)的軟件支持才能發(fā)揮它們的性能，所以尋求一種有效的軟件方案是實(shí)現(xiàn)整個(gè)信道編解碼模塊的關(guān)鍵。本文結(jié)合WCDMA一幀多時(shí)隙[3]的特點(diǎn)，給出了一種基于時(shí)隙來靈活調(diào)度各處理模塊的中斷任務(wù)處理方案，該方案充分發(fā)揮DSP在任務(wù)實(shí)時(shí)調(diào)度方面的優(yōu)勢(shì)，使整個(gè)系統(tǒng)的硬件資源得到最大的利用，執(zhí)行效率得到盡可能的提升，并且系統(tǒng)功耗在一定程度上能得到有效降低。

1 WCDMA終端側(cè)信道編解碼的描述

終端側(cè)信道編解碼模塊包含上行編碼復(fù)用鏈路和下行解碼復(fù)用鏈路。

根據(jù)3GPP TS25.212協(xié)議[4]，WCDMA系統(tǒng)上行鏈路復(fù)用和信道編碼的過程為：傳輸塊經(jīng)過CRC校驗(yàn)后進(jìn)行信道編碼，編碼后的數(shù)據(jù)進(jìn)行第一次交織和速率匹配，然后對(duì)多個(gè)傳輸信道的數(shù)據(jù)復(fù)用并進(jìn)行第二次交織，最后映射到相應(yīng)的物理信道。如果進(jìn)行多碼傳輸，則在傳輸信道復(fù)用以后還需進(jìn)行物理信道的數(shù)據(jù)分割。

每個(gè)數(shù)據(jù)塊集從上層到達(dá)傳輸信道的時(shí)間間隙（TTI）上都附有相關(guān)的處理參數(shù)（TFI）。信道編解碼模塊根據(jù)TFI的信息查表計(jì)算出關(guān)于從CRC開始到速率匹配的各個(gè)環(huán)節(jié)的處理參數(shù)。當(dāng)有多個(gè)傳輸信道復(fù)用到物理信道時(shí)，物理層對(duì)不同傳輸信道的TFI信息進(jìn)行排序得到傳輸格式組合（TFCI），它描述了各個(gè)傳輸信道的復(fù)用關(guān)系。同時(shí)經(jīng)過速率匹配的多個(gè)傳輸信道的數(shù)據(jù)按照TFCI進(jìn)行相應(yīng)的串行復(fù)用處理，組成一個(gè)編碼合成傳輸信道（CCTrCH），并進(jìn)行第二次交織后把CCTrCH映射到物理信道。

下行鏈路的解碼復(fù)用鏈和上行鏈路的復(fù)用鏈結(jié)構(gòu)大致相同，只是對(duì)應(yīng)上行鏈路每個(gè)編碼模塊，下行鏈路都提供一種相應(yīng)的逆處理模塊。與上行鏈路不一致的是速率匹配模塊和無線幀合并模塊所處的位置不同于上行鏈路，并增加了固定或可變比特位置的DTX處理。

2 基于時(shí)隙的任務(wù)調(diào)度研究

本文給出的基于時(shí)隙的任務(wù)調(diào)度方案是基于DSP＋FPGA的硬件架構(gòu)之上。DSP實(shí)現(xiàn)任務(wù)的控制與調(diào)度，F(xiàn)PGA完成各處理子模塊的具體實(shí)現(xiàn)，并且這些模塊為各信道所共享。

2.1 基于時(shí)隙的任務(wù)調(diào)度方案原理描述

根據(jù)WCDMA信道編解碼的協(xié)議說明，信息流分成為多個(gè)傳輸塊以TTI周期為單位進(jìn)行發(fā)送和接受，整個(gè)信息流的處理由DSP根據(jù)接受的中斷觸發(fā)不同的任務(wù)來完成。在本方案中共采用兩個(gè)DSP中斷：一個(gè)是時(shí)隙（Slot）中斷，中斷周期為667us；另一個(gè)是幀（Frame）中斷，中斷周期為10ms。兩個(gè)中斷有不同的優(yōu)先級(jí)，時(shí)隙中斷的優(yōu)先級(jí)高于幀中斷。本文基于時(shí)隙的任務(wù)調(diào)度方案就是以這兩個(gè)中斷為參考，周期性的定位出時(shí)隙任務(wù)。

時(shí)隙中斷的主要任務(wù)是通過中斷觸發(fā)將10ms分為15等分，每次中斷根據(jù)上下行編解碼流程的不同環(huán)節(jié)，調(diào)度運(yùn)行FPGA中不同的功能子模塊，對(duì)于在一個(gè)577us時(shí)間內(nèi)不能完成的功能子模塊，監(jiān)控其運(yùn)行的狀態(tài)以控制整個(gè)流程的運(yùn)行。幀中斷的任務(wù)就是通過中斷觸發(fā)，周期性地把一個(gè)TTI周期以10ms幀為單位進(jìn)行劃分。