在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            新聞中心

            EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于FPGA-SPARTAN芯片的CCD的硬件驅(qū)動(dòng)電路設(shè)計(jì)

            基于FPGA-SPARTAN芯片的CCD的硬件驅(qū)動(dòng)電路設(shè)計(jì)

            作者: 時(shí)間:2010-09-14 來源:網(wǎng)絡(luò) 收藏

              驅(qū)動(dòng)電路的實(shí)現(xiàn)是應(yīng)用技術(shù)的關(guān)鍵問題。以往大多是采用普通數(shù)字實(shí)現(xiàn)驅(qū)動(dòng)電路,外圍電路復(fù)雜,為了克服以上方法的缺點(diǎn),利用VHDL硬件描述語言.運(yùn)用FPGA技術(shù)完成驅(qū)動(dòng)時(shí)序電路的實(shí)現(xiàn)。該方法開發(fā)周期短,并且驅(qū)動(dòng)信號(hào)穩(wěn)定、可靠。系統(tǒng)功能模塊完成后可以先通過計(jì)算機(jī)進(jìn)行仿真,再實(shí)際投入使用,降低了使用風(fēng)險(xiǎn)性。

            本文引用地址:http://www.biyoush.com/article/151547.htm

              1 硬件設(shè)計(jì)

              CCD的電路系統(tǒng)的核心器件是SPARTAN系列XC3S50;CCD采用Atmel公司的CCDTH7888A圖像傳感器;CCD驅(qū)動(dòng)脈沖由XC3S50提供,脈沖信號(hào)產(chǎn)生后由驅(qū)動(dòng)模塊對(duì)脈沖電壓進(jìn)行變換使其符合TH7888A的驅(qū)動(dòng)電壓要求。CCD像素輸出電壓經(jīng)過A/D轉(zhuǎn)換模塊處理電路VSP2272的處理得到數(shù)字信號(hào),最后為了方便傳輸和方便后續(xù)模塊對(duì)數(shù)字信號(hào)的處理將數(shù)字信號(hào)由TTL電平轉(zhuǎn)換成LVDS電平進(jìn)行輸出,整個(gè)系統(tǒng)如圖1所示。

              


              1.1 TH7888A簡介

              CCD圖像傳感器采用THOMSON公司生產(chǎn)的TH7888A。它是一種高性能的幀轉(zhuǎn)移面陣CCD器件,采用四相脈沖驅(qū)動(dòng)工作,并提供電子快門的功能;同時(shí),它具有2種輸出的模式:單路輸出和雙路輸出。其主要的性能參數(shù)如下:

              光敏區(qū)和存儲(chǔ)區(qū)均為1024×1024像素;速度可以達(dá)到30 images/s以上;像元尺寸為14 mm×14 mm;感光區(qū)面積為14.34 mm×14.34 mm;光譜波長范圍在400~700 nm之間;像元輸出頻率為20 MHz。

              1.2 XC3SC50簡介

              XC3S50屬于XILINX公司SPARTAN3系列的FPGA(現(xiàn)場可編程邏輯門陣列),是一種高性能器件,其特點(diǎn)是:器件運(yùn)用90 μm加工技術(shù);具有高性能低功耗的特點(diǎn);邏輯密度達(dá)1 728個(gè)可用門;3路電源供電即I/O端口供電為1.2~3.3V,核心供電1.2V,輔助功能供電2.5V;帶有2 KB容量分布式RAM和7KB容量的BLOCK RAM,高級(jí)的邏輯時(shí)鐘管理功能。Ahera公司QuartusⅡ開發(fā)系統(tǒng)提供應(yīng)用設(shè)計(jì)支持。

              2 軟件設(shè)計(jì)

              CCD驅(qū)動(dòng)時(shí)序用VHDL描述。VHDL是可以描述硬件電路功能、信號(hào)連接關(guān)系的語言,其具有比電路原理圖更有效地表示硬件電路的特點(diǎn)。由于它與硬件電路無關(guān)等優(yōu)點(diǎn),用來設(shè)計(jì)電路時(shí)可大大提高開發(fā)效率。

              由芯片的結(jié)構(gòu)可以知道,CCD的1個(gè)周期分成感光和轉(zhuǎn)移2個(gè)階段,如圖2所示。

              

              感光階段即A的上升沿階段,主要實(shí)現(xiàn)3個(gè)功能:感光陣列的電荷積累,幀存儲(chǔ)區(qū)到轉(zhuǎn)移寄存器的電荷轉(zhuǎn)移以及轉(zhuǎn)移寄存器向輸出放大器的電荷輸出(即行轉(zhuǎn)移);轉(zhuǎn)移階段即A的下降沿階段,主要完成感光陣列所積累的電荷向幀存儲(chǔ)區(qū)的轉(zhuǎn)移(即幀轉(zhuǎn)移),同時(shí)清空幀存儲(chǔ)區(qū)的無效電荷。其具體的工作過程分析如下:


            上一頁 1 2 3 下一頁

            評(píng)論


            相關(guān)推薦

            技術(shù)專區(qū)

            關(guān)閉