基于DSP與FPGA的藍(lán)牙數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
加入技術(shù)交流群
前端調(diào)理電路的核心是模數(shù)轉(zhuǎn)換,對(duì)于模擬信號(hào)，傳感器采集的信號(hào)經(jīng)調(diào)理后需要進(jìn)行模數(shù)轉(zhuǎn)換,然后與FPGA相連。而數(shù)字信號(hào)則經(jīng)過(guò)調(diào)理后可直接與FPGA相連。模數(shù)轉(zhuǎn)換模塊采用TI公司的高速、低功耗、6通道同步采樣的16位模數(shù)轉(zhuǎn)換器ADS8364。ADS8364采用+5 V工作電壓，具有80 dB共模抑制能力的全差分輸入通道，6個(gè)模擬輸入通道(分為A,B,C 3組)可以同時(shí)并行采樣和轉(zhuǎn)換[2]?？紤]到FPGA可以靈活地改變時(shí)鐘頻率，進(jìn)而改變系統(tǒng)的采樣頻率，所以ADS8364由FPGA提供時(shí)鐘和復(fù)位信號(hào),最高頻率為5 MHz，其相應(yīng)采樣頻率為250 kHz。同時(shí)FPGA還為ADS8364提供
信號(hào)。A/D轉(zhuǎn)換結(jié)束后產(chǎn)生轉(zhuǎn)換結(jié)束信號(hào)
,通過(guò)FPGA引發(fā)DSP的中斷。在轉(zhuǎn)換結(jié)束后，F(xiàn)PGA將6個(gè)16位的轉(zhuǎn)換結(jié)果讀入SDRAM中。ADS8364的地址/模式信號(hào)(A0，A1,A2)決定ADS8364的單通道、周期或FIFO模式的數(shù)據(jù)讀取方式。將ADD引腳置為高電平，使得讀出的數(shù)據(jù)中包括轉(zhuǎn)換通道信息。在系統(tǒng)中，采用FPGA實(shí)現(xiàn)ADS8364的接口控制電路，ADS8364轉(zhuǎn)換數(shù)據(jù)通過(guò)FPGA存在SDRAM中。本系統(tǒng)中，ADS8364、FPGA、DSP與SDRAM的接口連接如圖2所示。本文引用地址：http://www.biyoush.com/article/151424.htm
1.3 DSP與FPGA協(xié)同處理模塊
DSP和FPGA協(xié)同處理模塊是本系統(tǒng)的核心，其主要完成對(duì)ADS8364的控制、數(shù)據(jù)的計(jì)算以及相應(yīng)的邏輯控制，并通過(guò)藍(lán)牙完成數(shù)據(jù)的傳輸。由于數(shù)據(jù)采集要求采集數(shù)據(jù)量大，多路信號(hào)同時(shí)采集，要求實(shí)時(shí)性好、速度快、精度高等，本系統(tǒng)采用基于DSP與FPGA協(xié)同處理。系統(tǒng)設(shè)計(jì)中,采用TI公司的DSP芯片TMS320F2812和Altera公司的FPGA芯片EP2C5。
EP2C5是Altera公司推出的CycloneII序列FPGA器件，采用TSMC90nm、Low-K工藝，1.2 V內(nèi)核電壓，工作電壓為1.15 V~3.465 V,內(nèi)嵌RAM 119 808位，13個(gè)乘法器，并有143個(gè)I/O腳。在本系統(tǒng)中，為了數(shù)據(jù)緩存，需要在FPGA和DSP之間有一個(gè)FIFO來(lái)充當(dāng)數(shù)據(jù)的緩存區(qū),同時(shí)為了滿足數(shù)據(jù)采集中高速實(shí)時(shí)數(shù)據(jù)流應(yīng)用，避免FIFO溢出，設(shè)計(jì)時(shí)通過(guò)FPGA及SDRAM構(gòu)造一個(gè)FIFO，以提供一個(gè)低成本并能滿足高速實(shí)時(shí)數(shù)據(jù)流傳輸?shù)慕鉀Q方案。本系統(tǒng)中的EP2C5時(shí)鐘信號(hào)由外部晶振提供，EP2C5的復(fù)位信號(hào)由TMS320F2812的I/O口實(shí)現(xiàn)。TMS320F2812為EP2C5產(chǎn)生復(fù)位信號(hào)，當(dāng)EP2C5檢測(cè)到有效的復(fù)位信號(hào)后，就會(huì)按照TMS320F2812產(chǎn)生的分頻因子觸發(fā)A/D轉(zhuǎn)換器進(jìn)行A/D采樣，同時(shí)將ADS8364輸出的數(shù)據(jù)經(jīng)EP2C5預(yù)處理后,存儲(chǔ)到SDRAM中。EP2C5的JTGA口為其提供程序下載端口。
TMS320F1812數(shù)字信號(hào)處理器是TI公司推出的低功耗、高性能32位定點(diǎn)數(shù)字信號(hào)處理器，它采用8級(jí)流水線結(jié)構(gòu),最高主頻150 MHz,片內(nèi)有18 KB RAM，128 KB Flash存儲(chǔ)器[3]。TMS320F1812采用3.3 V外設(shè)供電和1.8 V內(nèi)核供電，由外部電路提供電源和時(shí)鐘信號(hào)，與藍(lán)牙模塊、FPGA連接時(shí)不需要電平轉(zhuǎn)換。本系統(tǒng)中，TMS320F1812主要功能:控制FPGA及數(shù)據(jù)的讀取,通過(guò)向FPGA發(fā)送復(fù)位信號(hào)、控制信號(hào)以及讀指令，使FPGA從SDRAM中讀取存儲(chǔ)的數(shù)據(jù)，并將數(shù)據(jù)傳輸給TMS320F1812；完成輸入數(shù)據(jù)的計(jì)算、打包等處理，與藍(lán)牙模塊連接。
1.4 藍(lán)牙模塊
藍(lán)牙模塊設(shè)計(jì)可選用CSR公司的BlueCore2-External單芯片藍(lán)牙模塊。該模塊核心工作電壓為1.8 V，輸入輸出口的工作電壓為3.3 V,符合藍(lán)牙規(guī)范V1.1和V1.2，集成有射頻收發(fā)、基帶控制和管理以及藍(lán)牙主控制器接口協(xié)議HCI，具有SPI、UART、USB、PIO、PCM接口。BlueCore2-External支持8 MB的外部Flash和ROM，可實(shí)現(xiàn)100 m內(nèi)的通信[1]。其結(jié)構(gòu)框圖如圖3所示。
評(píng)論